YHFT-XDSP高性能浮点ALU的设计优化与验证

发布时间：2017-06-22 08:19

  本文关键词：YHFT-XDSP高性能浮点ALU的设计优化与验证，由笔耕文化传播整理发布。

【摘要】：以浮点计算为主的高性能科学计算已成为科技进步的重要推动力,但浮点计算性能仍然是高性能通用DSP的重要瓶颈,研制具有高浮点计算性能的通用DSP具有重要意义。本课题来源于64位多核YHFT-XDSP,主频为1.25GHz。本文设计的浮点ALU单元是YHFT-XDSP的关键运算部件,其实现的31条浮点指令占该DSP浮点指令总数的70%,而且实现结构较为复杂。据S.F.Oberman的研究显示,该类单元计算量占处理器浮点计算总量55%以上,对整个DSP的浮点运算性能起着关键作用。本文的研究工作主要围绕浮点ALU单元的设计、实现、优化和验证等,主要工作和创新点如下:1、设计了浮点ALU单元的指令集和总体结构。针对YHFT-XDSP的性能要求,对应用算法进行了研究,设计了浮点ALU单元的指令集和总体结构。通过对指令实现算法分析,我们将浮点ALU单元指令分为浮点加法、浮点转换、查表操作和特殊运算四大类,采用四个模块实现。2、完成了浮点ALU单元的详细设计和实现。研究了当前主流的双通路浮点加法算法,通过对现有单通路浮点加法器进行精简、双通路改造、逻辑调整和流水站的重新划分,实现了优化的低延迟3级流水浮点加法模块;单独设计实现了浮点转换模块,使浮点转换指令和浮点ALU单元的整体性能得到很大提升;同时还完成了查表操作模块、特殊运算模块的结构设计和实现。3、对浮点ALU单元进行了时序和面积的优化与综合。初始的RTL实现在时序和性能方面并未达到YHFT-XDSP的设计要求,我们通过结构调整、分站处理、逻辑复用与预测、低功耗等方面对单元进行优化,综合结果证明,浮点ALU单元的最终性能和面积达到了设计要求。在40nm工艺下综合,满足450ps时钟约束,关键路径延时相比上一代芯片和XDSP分别减少了30.6%和8.7%,电路总面积31348.1615。4、对浮点ALU单元进行了全面的功能验证。为保证该单元功能的正确性,我们运用了模拟验证、形式化验证和硬件仿真等多种验证方法,通过各层次的功能点与随机数验证、程序测试、完备性检查、等效性检查、ATEC模型检验和硬件仿真等验证手段,极大的保证了设计功能的正确性,达到了流片前的验证要求。
【关键词】：浮点 ALU 设计 优化 综合 验证
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332

  本文关键词：YHFT-XDSP高性能浮点ALU的设计优化与验证，，由笔耕文化传播整理发布。

本文编号：471239