适用于PLB4的SDRAM控制器的设计与验证

发布时间：2017-08-01 11:20

  本文关键词：适用于PLB4的SDRAM控制器的设计与验证

  更多相关文章： PLB4 SDRAM 控制器

【摘要】：近年来,随着信息社会的高速发展,通信、计算机等领域的技术日新月异,存储器对于上述领域的应用的重要性也越来越大。由于存储器对芯片性能的影响起着至关重要的作用,所以,设计一款性能高、可靠性好的存储器很有必要。SDRAM是一款高速的动态随机存取存储器,具备容量高、速度快、价格便宜,功耗低、集成密度高等优点。广泛用于图形加速和各种片上系统,使其成为数据缓存首选的存储介质。其同步的接口与完全流水线的架构使其具有非常大的数据传输速度。现在,SDRAM时钟的频率已经达到100MHz以上[1]。SDRAM控制器一直以来都是数据缓存系统的短板,因此其设计的好坏也变得非常关键,本文在对SDRAM的协议进行了较为深入的研究学习的基础上,对SDRAM控制器的设计进行了重点讨论,如跨时钟域设计、读写时序分析等,设计实现了一个适用于PLB4的SDRAM控制器。该控制器的设计目的是在PLB和SDRAM存储器之间传输数据。本文设计的SDRAM控制器具有控制简单方便,实用性强等特点。本文首先介绍了PLB4总线的结构,然后介绍了SDRAMMCPLB4的典型应用结构,针对其组成,分别对各个模块予以解释,说明其设计方法和思想:其中Plb slave模块单元则是SDRAM控制器与PLB总线的接口,符合PLB4.6标准的slave接口规范。支持128位PLB主级,1-16字节单拍、4字、8字line操作和双字、4字突发的PLB访问,支持流水操作,提供6个深度的PLB请求队列,内部集成256字节的读操作缓冲区,512字节的写操作缓冲区,支持3周期的PLB仲裁;MCIF2SD模块是转换接口,用于PLB SLAVE的接口到SDRAM主机访问接口的数据率匹配、时序映射和转换功能;其核心组成SDRAM控制器模块,细分为寄存器模块、总线仲裁模块、地址控制模块、自动刷新模块、数据控制模块,有限状态机控制模块和页面控制模块等7个模块,再就其每个组成模块分别进行更加详细的阐述。最后,在验证阶段,利用IBM公司的IBM Toolkit工具,将所设计的SDRAMMCPLB4作为PLB总线的从级例化到IBM Toolkit;同时,采用BFL语言,编写BFL测试代码,在编译操作系统LINUX环境下利用总线功能编译工具,将BFL文件生成相应的.v文件;编写NCsim下的脚本,运行仿真,对仿真波形进行分析。仿真结果显示,该控制器满足在PLB和SDRAM存储器之间传输数据的要求。
【关键词】：PLB4 SDRAM 控制器
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP333
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 缩略语对照表10-13
• 第一章 绪论13-17
• 1.1 课题研究背景13-15
• 1.2 论文主要的研究工作15
• 1.3 论文的章节安排15-17
• 第二章 PLB总线结构17-29
• 2.1 引言17
• 2.2 主级和从级17-18
• 2.3 PLB总线主要特征18
• 2.4 PLB总线的地址和数据周期18
• 2.5 PL4总线信号18-23
• 2.5.1 PLB系统信号19
• 2.5.2 PLB仲裁信号19-21
• 2.5.3 传输限制信号21
• 2.5.4 PLB读数据总线信号21-22
• 2.5.5 PLB写数据总线信号22-23
• 2.6 PLB总线时序23-27
• 2.6.1 单一读传输时序23-24
• 2.6.2 单一写传输时序24-25
• 2.6.3 固定长度的突发读传输时序25-26
• 2.6.4 固定长度的突发写传输时序26-27
• 2.7 本章小结27-29
• 第三章 SDRAMMCPLB4控制器的设计及实现29-57
• 3.1 SDRAMPLB4系统应用框图29-30
• 3.2 PLB SLAVE模块设计30-31
• 3.2.1 功能描述30
• 3.2.2 接口信号描述30-31
• 3.3 MCIF2SD模块设计31-34
• 3.3.1 功能描述31-32
• 3.3.2 接口信号描述32-33
• 3.3.3 操作原理及实现33-34
• 3.4 DCR接口模块设计34-35
• 3.4.1 功能描述34
• 3.4.2 接口信号描述34-35
• 3.5 SDRAM控制器模块的设计35-55
• 3.5.1 SDRAM芯片内部结构介绍35-36
• 3.5.2 SDRAM接口命令及常用概念介绍36-39
• 3.5.3 SDRAM控制器内部功能模块设计39-55
• 3.6 本章小结55-57
• 第四章 SDRAMMCPLB4控制器设计的验证57-71
• 4.1 验证环境与验证平台57-58
• 4.1.1 验证环境57
• 4.1.2 验证平台的搭建57-58
• 4.2 验证方法58
• 4.3 验证文件结构58-59
• 4.4 BFL编程语言简介59-61
• 4.5 SDRAMMCPLB4控制器的仿真61-70
• 4.5.1 Plb_slaver模块接口时序仿真61-62
• 4.5.2 MCIF2SD模块接口时序仿真62-64
• 4.5.3 SDRAM控制器初始化过程的仿真分析64-65
• 4.5.4 SDRAM控制器单拍写时序仿真分析65-66
• 4.5.5 SDRAM控制器四字突发读写时序66-68
• 4.5.6 SDRAM控制器读修改写时序68-70
• 4.6 本章小结70-71
• 第五章 总结71-73
• 5.1 研究结论71
• 5.2 研究展望71-73
• 参考文献73-75
• 致谢75-77
• 作者简介77-78

【相似文献】

中国硕士学位论文全文数据库 前1条

1 韩旭东;适用于PLB4的SDRAM控制器的设计与验证[D];西安电子科技大学;2015年

，

本文编号：603985