DSP-X SRIO逻辑和传输层部件设计与实现

发布时间：2017-08-09 12:28

本文关键词：DSP-X SRIO逻辑和传输层部件设计与实现

【摘要】：我校自主研制的高性能数字信号处理器DSP-X是一款多核定点浮点DSP处理器芯片。DSP-X芯片内部集成了两个基于Rapid IO协议规范2.1版本的串行Rapid IO(SRIO)模块,用于片内、片外互连及数据通信。Rapid IO协议规范2.1版本采用三层分级体系架构:逻辑层定义全部的协议和包的格式;传输层定义Rapid IO数据包的路由;物理层定义了Rapid IO的电气特性。为了满足项目中的互连总线设计需求,本文在深入研究了Rapid IO协议规范2.1版本的基础设计实现了逻辑和传输层部件。串行Rapid IO的逻辑和传输层部件实现了Rapid IO协议规范2.1版本的逻辑层协议和传输层协议功能,逻辑和传输层部件可以划分为OB发送通道、IB接收通道以及配置寄存器模块三个部分:IB接收通道采用轮转循环方式实现Rapid IO包的包头与有效数据载荷解码分割,并完成逻辑和传输层错误报告与丢包处理,IB接收端的最多8个包缓存,带响应请求包索引追踪,IB接收链路接口处基于握手机制包数据信息传输功能;OB发送通道路实现OB发送链路接口处数据信息的Rapid IO格式转换,OB发送端的最多8个包缓存,基于优先级的Rapid IO包重排序,索引标签产生,采用轮转循环机制对Rapid IO包进行组装和64比特切割发送;配置寄存器模块捕获检测到的逻辑层和与传输层错误报告,提供逻辑和传输层部件支持的事务操作使能信息,包括读、写、有响应写、流写、读-修改-写与维护操作6种I/O逻辑操作和门铃操作。本文对设计的逻辑和传输层部件进行层次化的模拟验证,同时对验证方案和验证结果进行了描述,验证结果表明,设计的逻辑和传输层部件能够实现Rapid IO事务收发、优先级重排序、链路支持最多8个最大Rapid IO包缓存,能够支持1x/2x/4x通道,传输速率1.25 Gbps、2.5 Gbps、3.125 Gbps和5.0Gbps,达到了DSP-X芯片的设计规范要求。
【关键词】：SRIO 逻辑层 传输层 模拟验证 OB发送 IB接收
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332

【共引文献】

中国硕士学位论文全文数据库前10条

1 田甜;FT-XDSP中高性能SIMD浮点乘加单元的研究与实现[D];国防科学技术大学;2013年

2 张闯;X-DSP64位定点运算单元与向量归约网络的设计与实现[D];国防科学技术大学;2013年

3 李明;X-DSP一级数据Cache的设计与实现[D];国防科学技术大学;2013年

4 李星;1GHz 64位高性能浮点加法器的设计及优化[D];国防科学技术大学;2013年

5 陈俊杰;FT-Matrix标量数据访存单元的设计及其参数化[D];国防科学技术大学;2013年

6 周涛;1GHz X-DSP芯片ALU部件设计与实现[D];国防科学技术大学;2013年

7 刘元龙;基于路径的OCV分析方法研究与实现[D];国防科学技术大学;2013年

8 欧阳邦见;多核X-DSPX共享存储部件的设计与实现[D];国防科学技术大学;2013年

9 黄健;基于DMA机制的高性能X-QDSP片上AXI总线桥接控制器的设计与实现[D];国防科学技术大学;2013年

10 成兴华;FT-XDSP高性能64位定点SIMD乘加部件的设计与实现[D];国防科学技术大学;2013年