OpenSPARC T1处理器的存储机制研究及验证

发布时间：2017-08-21 01:26

  本文关键词：OpenSPARC T1处理器的存储机制研究及验证

  更多相关文章： OpenSPARC T1 Cache 优化技术 空间锁环 教学平台

【摘要】：随着微电子工艺水平的不断发展,摩尔定律不断得到验证,传统的单核处理器已经很难适应诸多应用对处理器性能的要求,多核多线程处理器应运而生。高速缓存(Cache)是多核多线程处理器片内的核心组件,其性能对处理器的整体性能有着至关重要的影响。因此,本文选择了Sun公司的开源64位CMT处理器OpenSPARC T1为研究对象,对该处理器的Cache工作机制及优化策略、评测工具展开了较为深入的研究,并在上述工作基础上,根据本科教学的需求设计了OpenCache教学平台用于本科生辅助学习。本文首先介绍了当前微处理器的发展趋势,对其相关技术特别是Cache工作机制进行了详细的阐述。根据OpenSPARC T1处理器开放的源代码,分析了该处理器的体系结构。在此之后,本文对OpenSPARC T1处理器的Cache及数据交互机制进行了深入的研究,重点分析了OpenSPARC T1处理器所采用的6种Cache优化技术,并通过SimpleScalar模拟器进行了验证。在此基础上,本文对OpenSPARC T1处理器Cache抖动问题的优化方法进行探索,使用一种软硬件优化技术相结合的空间锁环优化技术,计算了该技术在提升OpenSPARC T1处理器系统性能方面的理论收益值。其次,本文设计了一种专为Cache教学服务的OpenCache教学平台,OpenCache基于OpenSPARC T1处理器硬件平台,其设计源于在学界和工业界大量应用的开源模拟器SimpleScalar。本文详细分析了该平台的设计需求,归纳出了设计时应注意的要点,根据OpenSPARC T1处理器RTL级源代码,使用EDA工具搭建了仿真环境,进行了回归测试。OpenCache依据教学需求设计了4大项共8个功能系统,介绍了OpenCache教学平台的实现过程,包括软件结构、工作流程、结果参数输出等。通过OpenCache教学平台,学生可以更加深入的理解、掌握以OpenSPARC T1为代表的CMT计算机的Cache技术。
【关键词】：OpenSPARC T1 Cache 优化技术 空间锁环 教学平台
【学位授予单位】：合肥工业大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP332;TP311.52
【目录】：

• 致谢7-8
• 摘要8-9
• ABSTRACT9-17
• 1 引言17-26
• 1.1 微处理器的发展趋势及瓶颈17-19
• 1.2 微处理器中的常用技术19-21
• 1.2.1 流水线技术19-21
• 1.2.2 指令级并行21
• 1.3 多核处理器21-24
• 1.3.1 常见的并行计算结构22
• 1.3.2 CMT处理器的优势22-24
• 1.4 本文的研究内容24
• 1.5 本文的研究意义24-25
• 1.6 本文的组织结构25-26
• 2 多核处理器的片内存储机制26-40
• 2.1 多核处理器Cache机制的提出与基本原理26-27
• 2.2 多核处理器中的Cache结构27-31
• 2.2.1 二级Cache的共享与私有28-29
• 2.2.2 非一致Cache结构29-31
• 2.3 Cache的放置与替换31-35
• 2.3.1 Cache的映射规则31-34
• 2.3.2 Cache的替换策略34
• 2.3.3 Cache的写策略34-35
• 2.4 多核处理器Cache的一致性问题35-39
• 2.4.1 Cache一致性的定义36
• 2.4.2 基于监听的一致性协议36-38
• 2.4.3 基于目录的一致性协议38-39
• 2.5 本章小结39-40
• 3 OpenSPARC T1处理器的存储机制40-55
• 3.1 OpenSPARC T1处理器概述40-43
• 3.1.1 OpenSPARC T1处理器简介40-41
• 3.1.2 SPARC V9处理器核41-43
• 3.1.3 OpenSPARC T1处理器的其他组件43
• 3.2 OpenSPARC T1处理器的一级缓存43-46
• 3.2.1 I-Cache43
• 3.2.2 I-Cache的填充路径43-44
• 3.2.3 I-Cache的缺失路径44-45
• 3.2.4 D-Cache45-46
• 3.3 OpenSPARC T1处理器的二级缓存46-51
• 3.3.1 L2-Cache Bank的结构46-49
• 3.3.2 L2-Cache流水线49-50
• 3.3.3 L2-Cache的一致性50-51
• 3.4 OpenSPARC T1处理器的片内互联与数据传输51-54
• 3.4.1 OpenSPARC T1处理器中的CPU-Cache交叉开关51-52
• 3.4.2 PCX的数据传输52-53
• 3.4.3 CPX的数据传输53-54
• 3.5 本章小结54-55
• 4 OpenSPARC T1处理器中Cache优化的研究与探索55-69
• 4.1 Cache的性能指标55-56
• 4.2 减少Cache的缺失率56-60
• 4.2.1 增加Cache块大小58
• 4.2.2 增大Cache总容量58-59
• 4.2.3 增加相联度59-60
• 4.3 减少Cache的命中时间60-61
• 4.4 减少Cache的缺失代价61-63
• 4.4.1 多级Cache结构61-62
• 4.4.2 读缺失的优先级高于写操作62-63
• 4.5 OpenSPARC T1处理器Cache的优化探索63-67
• 4.5.1 Cache抖动现象63
• 4.5.2 使用循环Cache优化Cache抖动63-64
• 4.5.3 使用空间锁环优化Cache抖动64-66
• 4.5.4 空间锁环优化收益分析66-67
• 4.6 本章小结67-69
• 5 OpenCache教学平台的设计与实现69-90
• 5.1 设计背景与需求分析69-70
• 5.1.1 设计背景69
• 5.1.2 需求分析69-70
• 5.2 设计要点70
• 5.3 仿真环境设定70-76
• 5.3.1 仿真系统要求70-71
• 5.3.2 仿真总体流程71-74
• 5.3.3 回归测试74-76
• 5.4 OpenCache的功能设计76-85
• 5.4.1 OpenCache的层级系统77-78
• 5.4.2 OpenCache的结构系统78-81
• 5.4.3 OpenCache的策略系统81-83
• 5.4.4 其他优化技术系统83-84
• 5.4.5 OpenCache教学平台的操作步骤84-85
• 5.5 OpenCache教学平台的实现85-88
• 5.5.1 OpenCache的软件体系结构85-86
• 5.5.2 OpenCache的工作流程86-87
• 5.5.3 OpenCache的参数输出87-88
• 5.6 本章小结88-90
• 6 总结与展望90-92
• 6.1 工作总结90
• 6.2 研究展望90-92
• 参考文献92-96
• 攻读硕士学位期间的学术活动及成果情况96

【相似文献】

中国期刊全文数据库 前10条

1 陶品;;嵌入式系统——第二讲 百花齐放的嵌入式处理器[J];世界电子元器件;2006年03期

2 李超;张美琳;杨旭;徐勇军;骆祖莹;;安全处理器体系结构的现状与展望[J];小型微型计算机系统;2011年10期

3 王恩东;秦济龙;;处理器互联体系结构的一些特点分析[J];科学技术与工程;2011年30期

4 余卫东;MMX技术[J];电脑知识;1997年03期

5 Dipl.-Ing.Alexander Sch銉der;;嵌入式处理器解决车载多媒体系统中的设计难题[J];世界电子元器件;2007年12期

6 C.A.(Al)Dennis ,陈瑞源 ,力康;公用信号处理器的应用和设计[J];系统工程与电子技术;1987年06期

7 张健;奔腾Ⅱ、奔腾Ⅱ至强、赛扬处理器各司其职[J];电脑技术;1998年09期

8 Robert Cravotta;;可配置处理器应用日趋红火[J];电子设计技术;2003年11期

9 刘磊;邹候文;唐屹;;一种可编程安全处理器体系结构的研究与实现[J];广州大学学报(自然科学版);2006年04期

10 张铮;赵荣彩;颜峻;邰铭;陈科;;网络处理器体系结构和应用综述[J];信息工程大学学报;2006年04期

中国重要会议论文全文数据库 前3条

1 宋绯;刘晓宁;;DSP/MCU结构的新型处理器[A];第九届全国青年通信学术会议论文集[C];2004年

2 赵秋平;杨灿群;王锋;;LBM算法在Cell处理器上的实现和优化[A];2008'中国信息技术与应用学术论坛论文集（二）[C];2008年

3 周巍;孙冰;战立明;吕建华;王国仁;于戈;;基于DOM模型的XML查询处理器的设计与实现[A];第十八届全国数据库学术会议论文集（研究报告篇）[C];2001年

中国重要报纸全文数据库 前10条

1 ;处理器上演多核大戏[N];计算机世界;2005年

2 心元;PC“心脏”的搏击[N];计算机世界;2004年

3 清华大学微处理器与SoC技 术研究中心 王海霞 汪东升;颠覆传统理念[N];计算机世界;2005年

4 清华大学微处理器与SoC技术研究 中心 汪东升 王海霞 张悠慧 李兆麟;CMP 开启处理器效能时代[N];计算机世界;2005年

5 江苏 netfan;体现速度与性能[N];电脑报;2004年

6 四川 王毅;变革进行时[N];电脑报;2004年

7 清华大学微处理器与SoC技术研究中心 汪东升;多核技术天地广阔[N];计算机世界;2006年

8 本报记者 李献 王皓;2002年服务器四大景观[N];计算机世界;2003年

9 ;MontaVista Linux 2．1跨平台[N];中国计算机报;2002年

10 ;CPU技术进步牛气冲天[N];计算机世界;2004年

中国博士学位论文全文数据库 前10条

1 吴臻志;多标准高性能前向纠错码处理器[D];北京理工大学;2015年

2 刘晓楠;面向国产处理器的二进制翻译关键技术研究[D];解放军信息工程大学;2014年

3 李战辉;二进制转译加速方法及其在低电压处理器中的应用研究[D];浙江大学;2016年

4 高军;CAMPER：一种高效能处理器核体系结构关键技术研究与实现[D];国防科学技术大学;2014年

5 魏继增;可配置可扩展处理器关键问题研究[D];天津大学;2010年

6 霍文捷;嵌入式处理器安全运行机制的研究与设计[D];华中科技大学;2010年

7 从明;类数据流驱动的分片式处理器体系结构[D];中国科学技术大学;2009年

8 徐光;分片式流处理器体系结构[D];中国科学技术大学;2010年

9 李勇;异步数据触发微处理器体系结构关键技术研究与实现[D];国防科学技术大学;2007年

10 任永青;逻辑核动态可重构的众核处理器体系结构[D];中国科学技术大学;2010年

中国硕士学位论文全文数据库 前10条

1 梁彦;可配置的众核结构验证系统的研究与实现[D];中国科学院大学(工程管理与信息技术学院);2015年

2 张艳;面向通信算法的处理器核功能部件的设计和实现[D];国防科学技术大学;2014年

3 曹金阳;猜测并行多核体系结构模拟环境研究与实现[D];国防科学技术大学;2013年

4 范孟秋;基于LISA的专用指令集处理器汇编工具链的研究与实现[D];南开大学;2015年

5 侯泽君;OpenSPARC T1处理器的存储机制研究及验证[D];合肥工业大学;2016年

6 曾斌;分片式处理器体系结构上的超块优化技术[D];中国科学技术大学;2009年

7 黄冕;X处理器存储一致性模型的研究与实现[D];国防科学技术大学;2008年

8 赵灿明;分片式处理器上激进执行模型分析[D];中国科学技术大学;2009年

9 刘晋汾;处理器描述语言的研究与应用[D];解放军信息工程大学;2011年

10 刘子扬;基于虚拟计算群的众核处理器动态在线任务调度算法研究[D];上海交通大学;2013年

，

本文编号：710044