基于数据驱动的时钟门控技术的物理实现

发布时间：2017-08-22 06:30

  本文关键词：基于数据驱动的时钟门控技术的物理实现

  更多相关文章： 低功耗 时钟树 时钟门控 数据驱动

【摘要】：在高性能微处理器和SoC中,时钟树功耗占总功耗很大比重,时钟门控技术是有效降低时钟树功耗的方法。基于综合的时钟门控技术遗留了大量冗余的时钟脉冲,时钟门控效率低,时钟树功耗优化效果不理想。采用基于数据驱动的时钟门控(Data-driven Clock Gating, DDCG)技术能够有效关断冗余时钟脉冲,提高时钟门控效率,进一步降低时钟树功耗。本文以基于数据驱动的时钟门控技术为研究重点,综合考虑寄存器翻转矢量之间的相关性和每个寄存器的物理位置,实现寄存器群组最优化。本文将寄存器群组过程抽象为最小成本完美匹配(MCPM)问题,采用DDCG寄存器群组算法获取最优化的寄存器群组方式。该算法主要包括三部分：1) Edmonds算法实现一般图加权最优匹配；2)状态矢量处理算法获取寄存器群组冗余时钟脉冲数量,用以表征寄存器翻转矢量之间的相关性；3)最小覆盖圆算法确定寄存器群组最小覆盖圆直径,用以表征寄存器物理位置的影响。针对传统的DDCG技术面积开销大的问题,本文给出了门控效率排序与筛选、组合式群组和异或逻辑近似等改进方法,实现功耗优化和面积开销的平衡。本文基于SMIC 40nm LOGIC工艺,首先在ISCAS89基准电路上进行了物理实现和仿真实验,并分析了该技术的适用条件,然后以DW8051和Cortex-M3处理器作为案例进行了详细的数据分析和对比。结果表明,与基于综合的时钟门控技术相比,采用改进的DDCG技术时,时钟树功耗分别降低了33.13%和35.34%,总功耗分别降低了20.65%和16.42%,面积分别增加了12.5%和9.67%。与传统的DDCG技术相比,采用改进的DDCG技术时,时钟树功耗分别降低了17.01%和31.92%,总功耗分别降低了14.3%和13.08%,面积分别降低了11.41%和11.74%。
【关键词】：低功耗 时钟树 时钟门控 数据驱动
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP332.11
【目录】：

• 摘要5-6
• Abstract6-9
• 第一章 绪论9-15
• 1.1 研究背景9-10
• 1.2 国内外研究现状10-12
• 1.3 研究内容及设计指标12-13
• 1.4 论文组织结构13-15
• 第二章 时钟门控功耗优化技术综述15-27
• 2.1 功耗优化的层次15-16
• 2.2 时钟门控技术的原理16-23
• 2.2.1 时钟门控降低动态功耗16-17
• 2.2.2 时钟门控技术的实现形式17-21
• 2.2.3 时钟门控的评价指标21-23
• 2.3 数据驱动时钟门控技术研究现状23-25
• 2.4 本章小结25-27
• 第三章 基于数据驱动时钟门控技术的设计与改进27-49
• 3.1 DDCG的基本工作原理27-33
• 3.1.1 基于综合的时钟门控效率低27-28
• 3.1.2 基本DDCG结构功耗与数据翻转率28-30
• 3.1.3 DDCG电路的时序分析30-32
• 3.1.4 DDCG技术的物理实现流程32-33
• 3.2 寄存器状态矢量提取33-36
• 3.2.1 寄存器名列表获取33-34
• 3.2.2 VPI接口程序定义34-36
• 3.2.3 VCS网表仿真36
• 3.3 寄存器群组算法的研究36-45
• 3.3.1 图论的基本概念37-38
• 3.3.2 常用匹配的算法38-42
• 3.3.3 DDCG寄存器群组算法42-45
• 3.4 传统DDCG电路的改进45-48
• 3.5 本章小结48-49
• 第四章 基于数据驱动时钟门控技术的效果验证49-65
• 4.1 物理实现与仿真实验环境49
• 4.1.1 EDA工具环境49
• 4.1.2 工艺环境49
• 4.2 仿真结果与对比分析49-63
• 4.2.1 ISCAS89电路仿真结果分析50-54
• 4.2.2 DW8051电路仿真结果分析54-58
• 4.2.3 Cortex-M3电路仿真结果分析58-62
• 4.2.4 电路改进前后的仿真结果对比62-63
• 4.2.5 与相关文献的横向对比63
• 4.3 本章小结63-65
• 第五章 总结与展望65-67
• 5.1 总结65
• 5.2 展望65-67
• 致谢67-69
• 参考文献69-71

【相似文献】

中国期刊全文数据库 前10条

1 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];电子元器件应用;2010年12期

2 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];空间电子技术;2011年01期

3 柯烈金;吴秀龙;徐太龙;;时钟树性能的研究及改进方法[J];电脑知识与技术;2011年16期

4 李芝燕,严晓浪;高速多级时钟网布线[J];半导体学报;2000年03期

5 邓博仁,王金城,金西;基于深亚微米下时钟树算法优化的研究[J];半导体技术;2005年10期

6 江立强,陈朝阳,沈绪榜,郑兆青;一种有效的多时钟网络时钟树综合方案[J];计算机与数字工程;2005年11期

7 王永清;王礼生;;ASIC设计流程和方法[J];中国集成电路;2005年12期

8 ;安森美半导体完整时钟解决方案满足时钟市场更高要求[J];中国集成电路;2008年11期

9 王兵;彭瑞华;傅育熙;;前后端协同的时钟树设计方法[J];计算机工程;2008年12期

10 黄惠萍;陆伟成;付强;赵文庆;;基于延迟合并嵌入的带障碍的时钟树布线算法[J];计算机辅助设计与图形学学报;2008年06期

中国重要会议论文全文数据库 前4条

1 刘战涛;赵振宇;张民选;杨朱黎;张国强;;时钟树优化方法研究[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

2 曾艳飞;张民选;赵振宇;;鱼骨型时钟结构的设计与实现[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

3 杨正强;赵振宇;衣晓飞;宋卫卫;陈安安;;基于EDI的混合型时钟设计[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

4 宋卫卫;马驰远;赵振宇;杨正强;陈安安;;40nm工艺下精确时钟借用方法的研究[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

中国博士学位论文全文数据库 前3条

1 蔡懿慈;极大规模集成电路全局互连线设计与优化算法研究[D];中国科学技术大学;2007年

2 史江义;基于IP核的SOC设计关键技术研究[D];西安电子科技大学;2007年

3 何小威;基于片上天线的高频全局时钟无线分布关键技术研究[D];国防科学技术大学;2011年

中国硕士学位论文全文数据库 前10条

1 何海昌;基于时钟偏斜调度的VLSI时序优化方法研究[D];电子科技大学;2015年

2 骆礼厅;基于SOC Encounter的ASIC芯片后端设计研究[D];西安电子科技大学;2014年

3 张婷婷;ASIC后端设计中的时钟树综合优化研究[D];湘潭大学;2015年

4 庞佳军;低电压时钟树结构的研究与实现[D];东南大学;2015年

5 任力争;基于数据驱动的时钟门控技术的物理实现[D];东南大学;2016年

6 徐亮;低电压抗工艺波动时钟树的设计及实现[D];东南大学;2016年

7 童思原;低功耗蓝牙4.0链路层的硬件设计[D];东南大学;2016年

8 严石;面向DSP的时钟门控技术的优化与设计[D];东南大学;2016年

9 符仕聪;基于寄存器聚类的低功耗DDR PHY时钟树设计[D];东南大学;2016年

10 张衍奎;高性能芯片时钟树的物理设计与实现[D];大连理工大学;2015年

，

本文编号：717577