高性能DSP取指和指令派发部件的设计与验证

发布时间：2017-09-04 06:37

  本文关键词：高性能DSP取指和指令派发部件的设计与验证

  更多相关文章： DSP 变长指令集 取指 指令派发 流水线技术 系统级验证 断言

【摘要】：随着计算机和集成电路技术的不断发展,数字信号处理器应运而生并得到广泛应用,有利地促进了我国信息技术的提升,并给人们日常生活带来了巨大的便利。自TI公司第一代通用DSP诞生以来,数字信号处理器技术越来越成熟,多核高性能并支持SIMD(单指令多数据流)多宽度发射的数字信号处理器不断涌现,其中处理器内核设计成为提高DSP运行速度、数据处理能力的主要技术瓶颈。本文基于一款自主研发的采用超长指令字结构并支持16/32位指令并行派发的高性能DSP FT-MX,对芯片内核取指与指令派发部件作了详细的设计与验证。其中提到的指令预取、指令缓冲队列、跨边界指令并行派发等内核技术对提高DSP主频及代码密度具有重要意义,具体完成了以下五个方面的工作和创新:(1)根据FT-MX总体结构及指令集提出了内核指令控制部分取指和指令派发部件的设计方案和需求,并在内核结构和流水线的基础上分析了取指和指令派发部件的主要功能点。(2)完成了DSP内核指令控制部分指令派发部件的设计,该部件可以实现跨边界指令的派发、旁路取指,并支持仿真调试部件的读写操作。(3)完成了内核指令控制部分取指部件的设计,包括缓冲地址的生成、流水线填充、地址作废以及取指部件和指令派发部件、一级指令Cache等之间的协议,该工作对提高流水线运行效率具有重要作用。(4)利用Synopsys公司工具对内核取指和指令派发部件进行了DC综合和结果分析,有利于相关部件的进一步优化。(5)在当前的验证技术基础上搭建验证平台,对指令控制部分取指与派发作了详细的系统级验证以及覆盖率验证,根据取指与派发部件的功能建立Systemverilog模型、构造约束断言并对其进行等价性检查,提高了验证的完备性。
【关键词】：DSP 变长指令集 取指 指令派发 流水线技术 系统级验证 断言
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332
【目录】：

• 摘要11-12
• ABSTRACT12-13
• 第一章 绪论13-21
• 1.1 课题研究背景和意义13-14
• 1.2 DSP发展历史及当前技术14-17
• 1.2.1 DSP发展历史14-15
• 1.2.2 高性能DSP内核技术15-17
• 1.3 相关研究工作17-19
• 1.3.1 取指与派发部件相关技术17-19
• 1.3.2 未来面临的挑战19
• 1.4 本文主要内容19-20
• 1.5 本文组织结构20-21
• 第二章 FT-MX总体结构和指令集组成21-31
• 2.1 FT-MX总体结构及性能指标21-22
• 2.1.1 FT-MX总体结构21
• 2.1.2 FT-MX性能指标21-22
• 2.2 FT-MX指令集组成22-26
• 2.2.1 FT-MX指令在存储中形式22-23
• 2.2.2 FT-MX一般指令格式与含义23-24
• 2.2.3 FT-MX指令集设计评估24
• 2.2.4 本课题用到的指令汇编形式及描述24-25
• 2.2.5 FT-MX寄存器结构25-26
• 2.3 FT-MX内核结构26-29
• 2.3.1 取指部件（Fetch）27
• 2.3.2 一级程序Cache27-28
• 2.3.3 指令派发部件（DP）28-29
• 2.4 FT-MX内核流水线划分29-30
• 2.5 本章小结30-31
• 第三章 FT-MX取指部件的设计与优化31-44
• 3.1 取指部件的总体结构及相关协议31-37
• 3.1.1 取指部件的总体结构31-32
• 3.1.2 取指部件与其他部件的协议32-36
• 3.1.3 取指部件的功能36-37
• 3.2 取指部件关键技术及优化37-40
• 3.2.1 流水线填充37-38
• 3.2.2 地址缓冲及其辅助信号38
• 3.2.3 地址产生38-39
• 3.2.4 保存取指包与分支延迟槽39
• 3.2.5 地址作废39
• 3.2.6 软件断点39-40
• 3.3 取指部件的代价及性能评估40-43
• 3.3.1 取指部件的硬件代价评估40-42
• 3.3.2 指令预取性能评估42-43
• 3.4 本章小结43-44
• 第四章 FT-MX指令派发部件设计与优化44-56
• 4.1 指令派发总体结构及相关协议44-47
• 4.1.1 指令派发部件总体结构44-46
• 4.1.2 指令派发部件与其他部件间的通信协议46-47
• 4.2 指令派发关键逻辑及其优化47-53
• 4.2.1 指令缓冲队列的生成47-49
• 4.2.2 指令并行信息的分析49-51
• 4.2.3 候选指令的选择51
• 4.2.4 跨边界指令的派发51-53
• 4.3 指令派发部件的代价及性能评估53-55
• 4.3.1 指令派发部件的面积和功耗代价53-54
• 4.3.2 跨边界执行包派发的性能评估54-55
• 4.4 本章小结55-56
• 第五章 FT-MX取指与派发部件的验证56-74
• 5.1 FT-MX内核系统级验证方法57-62
• 5.1.1 FT-MX编译器简介57
• 5.1.2 验证流程57-58
• 5.1.3 验证结果及其分析58-62
• 5.2 FT-MX内核取指与派发覆盖率验证62-66
• 5.2.1 覆盖率验证指标63
• 5.2.2 覆盖率验证过程63-64
• 5.2.3 FT-MX内核取指与指令派发覆盖率验证结果及分析64-66
• 5.3 FT-MX取指与指令派发基于SVA的验证66-73
• 5.3.1 断言的定义和实现67-69
• 5.3.2 FT-MX取指与派发基于断言的验证69-72
• 5.3.3 基于断言的形式化验证结果72-73
• 5.4 本章小结73-74
• 第六章 结束语74-76
• 6.1 本文总结74
• 6.2 工作展望74-76
• 致谢76-78
• 参考文献78-81
• 作者在学期间取得的学术成果81

【相似文献】

中国期刊全文数据库 前10条

1 洪龙;陈燕俐;朱梧i，

本文编号：789948