基于寄存器聚类的低功耗DDR PHY时钟树设计

发布时间：2017-09-06 02:40

  本文关键词：基于寄存器聚类的低功耗DDR PHY时钟树设计

  更多相关文章： DDR PHY 时钟树 寄存器聚类 低功耗

【摘要】：随着内存技术的广泛应用,DDR PHY接口应运而生。由于DDR时钟频率极高,在如此高频下,时钟受到工艺带来的不确定性干扰也越来越大。频率的提升往往也伴随着功耗的提升,因此,设计既满足时序又满足功耗要求的DDR PHY时钟树是非常必要的。数字后端中的时钟树设计包括时钟树综合和时钟树优化,前者使时钟树满足设计规则约束的要求,后者则对时钟树的时序或功耗进行优化。本文主要针对的是DDR PHY时钟树的低功耗设计。传统的时钟树优化大多针对时钟结构的优化和时钟寄存器的优化,鉴于前者对DDR PHY时钟树的优化有限而后者的实际后端实现存在巨大困难,本文采用的寄存器聚类方法主要针对时钟树叶子级寄存器拓扑结构的优化。文章以普林姆算法作为寄存器聚类算法的先行准备,得到时钟树寄存器的最小生成树,进而推导出时钟树寄存器的最小互连线长度。以缓冲器分配算法作为聚类算法的后续补充,帮助EDA工具识别做好的寄存器簇,使得时钟树综合得以顺利进行。实验结果表明,相较常规方法,DDR PHY的时钟偏移和时钟延迟分别有18%和7.8%的降低,时钟树功耗则降低了12.9%。本文所采用算法不会改变寄存器的位置,使得初始网表的完好性得到保证。同时,算法采用Tcl语言实现,实际操作性非常强,它可集成进任意EDA工具的时钟树综合的流程之中。经算法优化后的时钟树能够很好地满足DDR PHY的功耗要求与性能要求。
【关键词】：DDR PHY 时钟树 寄存器聚类 低功耗
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP332.11;TP311.13
【目录】：

• 摘要5-6
• Abstract6-9
• 第一章 绪论9-15
• 1.1 课题研究背景与意义9-10
• 1.2 国内外研究现状10-12
• 1.2.1 DDR的研究现状10-11
• 1.2.2 时钟树的研究现状11-12
• 1.3 研究内容与设计指标12-13
• 1.3.1 研究内容12
• 1.3.2 设计指标12-13
• 1.4 论文组织结构13-15
• 第二章 DDR PHY时钟树的基本理论15-31
• 2.1 DDR PHY的架构15-17
• 2.2 时钟树结构的分类17-20
• 2.2.1 H型时钟树结构17-18
• 2.2.2 二叉树型时钟树结构18-19
• 2.2.3 网格型时钟树结构19-20
• 2.3 时钟树的性能指标20-23
• 2.3.1 时钟延时20-21
• 2.3.2 时钟偏移21-22
• 2.3.3 时钟抖动22-23
• 2.3.4 传输时间23
• 2.4 时钟树的设计过程23-25
• 2.5 时钟树的优化技术25-28
• 2.5.1 时钟树顶层结构的优化25-27
• 2.5.2 时钟树寄存器的优化27-28
• 2.6 本章小结28-31
• 第三章 DDR PHY时钟树的寄存器聚类设计31-47
• 3.1 DDR PHY时钟树的问题分析31-33
• 3.2 DDR PHY时钟树寄存器聚类问题规划33-42
• 3.2.1 时钟树寄存器版图模型的建立33-35
• 3.2.2 寄存器最小生成树的设计35-38
• 3.2.3 时钟树寄存器聚类的设计38-42
• 3.3 DDR PHY时钟寄存器簇的缓冲器分配42-45
• 3.3.1 寄存器和互连线的传输模型43-44
• 3.3.2 缓冲器分配的具体设计44-45
• 3.4 本章小结45-47
• 第四章 DDR PHY时钟树的实现47-65
• 4.1 DDR PHY时钟树的寄存器聚类实现47-58
• 4.1.1 时钟树寄存器的分类47-51
• 4.1.2 时钟树寄存器聚类的实现51-58
• 4.2 DDR PHY的时钟树综合58-64
• 4.2.1 DDR PHY的时钟树参数设置58-63
• 4.2.2 DDR PHY的时钟树综合63-64
• 4.3 本章小结64-65
• 第五章 实验结果与分析65-73
• 5.1 实验结果对比65-70
• 5.1.1 时钟树整体性能对比65-67
• 5.1.2 时钟树的功耗对比67-69
• 5.1.3 运行时间对比69-70
• 5.2 实验结果分析70-73
• 第六章 总结与展望73-75
• 6.1 总结73
• 6.2 展望73-75
• 参考文献75-79
• 致谢79-81
• 研究生期间发表的论文及成果81

【相似文献】

中国期刊全文数据库 前10条

1 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];电子元器件应用;2010年12期

2 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];空间电子技术;2011年01期

3 柯烈金;吴秀龙;徐太龙;;时钟树性能的研究及改进方法[J];电脑知识与技术;2011年16期

4 李芝燕,严晓浪;高速多级时钟网布线[J];半导体学报;2000年03期

5 邓博仁,王金城,金西;基于深亚微米下时钟树算法优化的研究[J];半导体技术;2005年10期

6 江立强,陈朝阳,沈绪榜,郑兆青;一种有效的多时钟网络时钟树综合方案[J];计算机与数字工程;2005年11期

7 王永清;王礼生;;ASIC设计流程和方法[J];中国集成电路;2005年12期

8 ;安森美半导体完整时钟解决方案满足时钟市场更高要求[J];中国集成电路;2008年11期

9 王兵;彭瑞华;傅育熙;;前后端协同的时钟树设计方法[J];计算机工程;2008年12期

10 黄惠萍;陆伟成;付强;赵文庆;;基于延迟合并嵌入的带障碍的时钟树布线算法[J];计算机辅助设计与图形学学报;2008年06期

中国重要会议论文全文数据库 前4条

1 刘战涛;赵振宇;张民选;杨朱黎;张国强;;时钟树优化方法研究[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

2 曾艳飞;张民选;赵振宇;;鱼骨型时钟结构的设计与实现[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

3 杨正强;赵振宇;衣晓飞;宋卫卫;陈安安;;基于EDI的混合型时钟设计[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

4 宋卫卫;马驰远;赵振宇;杨正强;陈安安;;40nm工艺下精确时钟借用方法的研究[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

中国博士学位论文全文数据库 前3条

1 蔡懿慈;极大规模集成电路全局互连线设计与优化算法研究[D];中国科学技术大学;2007年

2 史江义;基于IP核的SOC设计关键技术研究[D];西安电子科技大学;2007年

3 何小威;基于片上天线的高频全局时钟无线分布关键技术研究[D];国防科学技术大学;2011年

中国硕士学位论文全文数据库 前10条

1 何海昌;基于时钟偏斜调度的VLSI时序优化方法研究[D];电子科技大学;2015年

2 骆礼厅;基于SOC Encounter的ASIC芯片后端设计研究[D];西安电子科技大学;2014年

3 张婷婷;ASIC后端设计中的时钟树综合优化研究[D];湘潭大学;2015年

4 庞佳军;低电压时钟树结构的研究与实现[D];东南大学;2015年

5 任力争;基于数据驱动的时钟门控技术的物理实现[D];东南大学;2016年

6 徐亮;低电压抗工艺波动时钟树的设计及实现[D];东南大学;2016年

7 童思原;低功耗蓝牙4.0链路层的硬件设计[D];东南大学;2016年

8 严石;面向DSP的时钟门控技术的优化与设计[D];东南大学;2016年

9 符仕聪;基于寄存器聚类的低功耗DDR PHY时钟树设计[D];东南大学;2016年

10 张衍奎;高性能芯片时钟树的物理设计与实现[D];大连理工大学;2015年

，

本文编号：801728