高性能32位嵌入式处理器的研究与实现

发布时间：2017-09-09 04:47

  本文关键词：高性能32位嵌入式处理器的研究与实现

  更多相关文章： 嵌入式处理器 加法器 动态流水线 吞吐率 相关性

【摘要】：随着中国嵌入式处理器需求量的不断增加，各个领域对嵌入式处理器性能的需求越来越高，这推动了高性能嵌入式处理器设计的研究。L32是我们自主开发的32位嵌入式处理器，它可以进行双字、字、字节和位等多种操作，运算结果可以直接存放在任何一个寄存器或RAM单元中，功能强大、处理灵活。然而，L32嵌入式处理器仍存在许多亟待改进的地方。针对L32处理器的指令执行效率低这一问题，本文以加法器，动态流水线和相关性问题为研究对象，主要完成以下工作： (1)加法器改进。L32嵌入式处理器的所有算术运算使用同一个算数运算器，8位、16位和32位算数运算都需要2个时钟周期才能完成，导致8位算数运算速度慢。本文将原加法器算数运算器分成两级，，8位算数运算只在第一级就能完成，执行速度提高了一个时钟周期。16位算术运算分为两种情况，当低8位算术运算无进位产生时，16位算术运算只在第一级完成，需要一个时钟周期，如果低8位算术运算产生进位时，16位算术运算需要两个时钟周期，分别在加法器的第一级和第二级完成。实验结果表明，改进后的加法器与原L32处理器的加法器相比，8位和部分16位算术运算的执行时间提高了一个时钟周期。 (2)动态流水线设计。原处理器采用三级静态流水线结构，每条指令执行需要的时钟周期不同，执行最快的指令需要3个时钟周期，执行最慢的指令需要6个时钟周期，流水线产生较多的阻塞，吞吐率比较低。针对此问题，本文通过深入分析了L32嵌入式处理器的架构和指令执行时间的特点，设计并实现了一种6级动态流水线，将原执行级细分为4级，并设计了一个流水寄存器控制指令只经过必要的流水级，旁路无需的流水级。实验结果表明，本文设计的6级动态流水线的吞吐率比原L32三级静态流水线嵌入式处理器的提高了63.2%。 (3)流水线相关性问题分析。对于动态流水线中的结构相关性问题，提出了利用下一级输入寄存器进行缓冲的方法，减少了流水线的阻塞，进一步提高流水线的吞吐率。对于控制相关问题，采用了一种简单的静态分支预测方案，以提高流水线效率。对于数据相关，本文通过旁路技术和插入流水气泡相结合的方法进行解决。实验结果表明，本文采用的方法较好的解决了流水线中的相关性问题。
【关键词】：嵌入式处理器 加法器 动态流水线 吞吐率 相关性
【学位授予单位】：西北农林科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 绪论10-15
• 1.1 研究背景与意义10
• 1.2 国内外研究现状10-13
• 1.2.1 国外研究现状10-12
• 1.2.2 国内研究现状12-13
• 1.3 研究的主要内容13-14
• 1.4 论文组织结构14-15
• 第二章 L32 处理器介绍15-22
• 2.1 L32 处理器系统结构15
• 2.2 L32 寄存器堆15-16
• 2.3 指令集16-17
• 2.4 指令分类17-18
• 2.5 三级流水线18-19
• 2.6 指令执行分析19-21
• 2.6.1 运算指令19-20
• 2.6.2 流水线相关性20-21
• 2.7 小结21-22
• 第三章 动态流水线设计22-33
• 3.1 加法器的改进22-23
• 3.2 六级流水线设计23-24
• 3.2.1 流水线级数设计23
• 3.2.2 动态流水线设计23-24
• 3.3 相关性分析24-28
• 3.3.1 结构相关24-26
• 3.3.2 控制相关26-28
• 3.3.3 数据相关28
• 3.4 流水线模块设计28-32
• 3.4.1 IF 模块设计28-29
• 3.4.2 ID 模块设计29
• 3.4.3 RD 模块设计29-30
• 3.4.4 EXE1 模块设计30-31
• 3.4.5 EXE2 模块设计31
• 3.4.6 WR 模块设计31
• 3.4.7 控制模块31-32
• 3.4.8 分支预测模块32
• 3.5 小结32-33
• 第四章 处理器验证与实现33-45
• 4.1 验证平台33-34
• 4.2 处理器验证34-43
• 4.2.1 寄存器指令验证34-35
• 4.2.2 算术运算指令验证35-36
• 4.2.3 逻辑运算指令验证36-38
• 4.2.4 移位指令验证38-39
• 4.2.5 跳转指令验证39-40
• 4.2.6 程序验证40-41
• 4.2.7 性能分析41-43
• 4.3 FPGA 实现43-44
• 4.4 小结44-45
• 第五章 结论与展望45-47
• 5.1 结论45
• 5.2 展望45-47
• 参考文献47-50
• 致谢50-51
• 作者简介51

【参考文献】

中国期刊全文数据库 前6条

1 解晨;;基于MIPS的流水线技术数据冒险转发策略研究[J];电脑知识与技术;2013年13期

2 王继中;樊晓桠;黄小平;;“龙腾”处理器FPGA验证平台的优化设计[J];计算机测量与控制;2009年01期

3 陈建伟,羊性滋;8位嵌入式CPU核的正向设计[J];微电子学;2000年02期

4 牟刚,贺前华,江瑾;基于流水线结构的高速嵌入式MCU设计[J];微电子学;2004年04期

5 余洁;刘方方;周学海;;专用指令集处理器(ASIP)评估方法研究[J];计算机工程与设计;2010年22期

6 黄小平;樊晓桠;张盛兵;史莉雯;;32位双发射双流水线结构RISC微处理器设计[J];西北工业大学学报;2011年01期

中国博士学位论文全文数据库 前1条

1 史江义;基于IP核的SOC设计关键技术研究[D];西安电子科技大学;2007年

本文编号：818388