GX64-DSP片上标向量便签式存储器设计与实现

发布时间：2017-09-16 19:33

  本文关键词：GX64-DSP片上标向量便签式存储器设计与实现

  更多相关文章： SPM DSP SIMD 访存冲突 DMA 仲裁

【摘要】：DSP运算能力的迅速增长与存储器性能之间的缓慢发展不成比例,导致存储器访问速度与DSP核的处理速度差一个甚至几个数量级。在基于Cache的层次化存储方案中,Cache缺失引起的延时在对实时性要求很高的DSP中不容忽视。为追求高命中率,Cache的设计复杂度及其功耗越来越大。与Cache相比,便签式存储器(Scratch Pad Memory,SPM)的功耗和面积都低30%~40%,且不会出现访存缺失,在对实时性要求较高的DSP中具有明显优势。本课题以项目组自主研制的GX64-DSP芯片为背景,实现了GX64片上向量便签式存储器(Vector Scratch Pad Memory,VSPM)和标量便签式存储器(Scalar Scratch Pad Memory,SSPM)。本文主要工作及创新点如下:1.设计了一套支持同时多种粒度访问和多种寻址方式的标向量访存指令集,提出了用于加速FFT算法的向量重排序指令。2.VSPM支持低冲突率的双Load/Store、DMA读写四条指令并行访问,访存位宽分别达到2048bit和512bit,为SIMD结构的向量运算单元提供高带宽访存;其存储体采用高低位地址交叉组织,降低了冲突率;支持非粒度对齐访问和跨行访问;支持16路数据重排序操作,为加速FFT运算提供了定制化的加速功能。3.SSPM支持低冲突率的单Load/Store、DMA读写三条指令并行访问,访存位宽分别为256bit和512bit。提供了DMA后台进行数据传输时仍可正常访存的机制,在功能上取代Cache。在隐藏了DMA后台传输的情况下,比Cache具有更高的访存性能,且控制逻辑开销低。4.使用汇编激励,对VSPM和SSPM展开详细验证。结果证明,设计功能正确,覆盖率接近100%。最后在40纳米工艺下对设计进行逻辑综合,工作频率达到1GHz,满足设计要求。
【关键词】：SPM DSP SIMD 访存冲突 DMA 仲裁
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP333
【目录】：

• 摘要10-11
• ABSTRACT11-12
• 第一章 绪论12-19
• 1.1 课题研究背景与意义12-13
• 1.2 相关研究13-17
• 1.2.1 DSP的发展13-14
• 1.2.2 基于Cache的层次化存储结构及其弊端14-15
• 1.2.3 DSP片上SPM研究15-17
• 1.2.4 DSP片上SIMD结构研究17
• 1.3 本文主要工作17-18
• 1.4 论文组织结构18-19
• 第二章 GX64标向量SPM概述19-32
• 2.1 GX64内核结构19-20
• 2.2 GX64标向量SPM设计需求20-27
• 2.2.1 VSPM设计需求20-24
• 2.2.2 SSPM设计需求24-27
• 2.3 VSPM与SSPM访存指令集27-30
• 2.3.1 标向量访存指令集与寻址方式27-29
• 2.3.2 访存指令编码29-30
• 2.4 SPM总体结构设计30-31
• 2.4.1 VSPM总体结构设计30-31
• 2.4.2 SSPM总体结构设计31
• 2.5 本章小结31-32
• 第三章 向量便签式存储器设计32-46
• 3.1 VSPM存储体组织与编址32-35
• 3.2 向量访存流水线划分35-37
• 3.3 访存指令译码与访存地址计算37-39
• 3.3.1 访存指令译码38
• 3.3.2 访存地址计算38-39
• 3.4 访问冲突仲裁处理39-42
• 3.4.1 冲突判断与仲裁策略40
• 3.4.2 冲突处理40-42
• 3.5 访存与写回42-45
• 3.5.1 访存与访存输出42
• 3.5.2 同步处理42-44
• 3.5.3 数据写回44-45
• 3.6 本章小结45-46
• 第四章 标量便签式存储器设计46-55
• 4.1 SSPM存储体组织与编址46-48
• 4.2 标量访存流水线设计48-49
• 4.3 指令译码与地址计算49-50
• 4.4 冲突仲裁处理50-53
• 4.4.1 冲突判断50
• 4.4.2 仲裁策略50-51
• 4.4.3 冲突处理51-53
• 4.5 访存与写回53-54
• 4.5.1 访存前译码53
• 4.5.2 数据输出与写回53-54
• 4.6 本章小结54-55
• 第五章 功能验证与性能评估55-64
• 5.1 验证方案55-59
• 5.1.1 Load/Store数据通路验证55-57
• 5.1.2 DMA数据通路验证57
• 5.1.3 请求冲突验证57-59
• 5.1.4 其他功能验证59
• 5.2 验证与结果59-60
• 5.3 逻辑综合60-61
• 5.4 性能评估61-63
• 5.4.1 VSPM访存性能评估61-62
• 5.4.2 SSPM访存性能评估62-63
• 5.5 本章小结63-64
• 第六章 总结与展望64-66
• 6.1 论文总结64-65
• 6.2 工作展望65-66
• 致谢66-68
• 参考文献68-71
• 作者在学期间取得的学术成果71

【参考文献】

中国期刊全文数据库 前2条

1 李建江;刘珍珍;王珏;;基于IBM Cell多核平台的OpenMP数组私有化技术研究[J];计算机研究与发展;2010年08期

2 高德远;田杭沛;朱怡安;;软件无线电的可重构流处理器体系结构[J];航空学报;2008年06期

，

本文编号：865020