基于众核处理器的工控网络入侵检测系统体系架构研究

发布时间：2017-09-17 23:43

  本文关键词：基于众核处理器的工控网络入侵检测系统体系架构研究

  更多相关文章： 入侵检测 众核处理器 移植优化 节能降频

【摘要】：随着网络安全形势的恶化,特别是针对计算机控制系统的攻击逐渐增加的情况下,如何为带宽越来越高、业务越来越复杂的计算机网络(工业控制网络)提供安全防护能力成为信息安全和计算机网络领域重点和热点的问题。传统的专用处理集成电路等硬件方案灵活性不足,无法应对复杂多样的攻击手段,而普通多核处理器的处理能力又不足以应对高速扩充的网络带宽。基于众核处理器计算平台上构建的高速的入侵检测系统为这一问题的解决提供了契机。本文主要研究如何在众核处理器下设计实现高效的网络流量处理架构,从而提高入侵检测系统的处理能力。与此同时,降低众核处理器的能源消耗,为大规模部署和应用提供条件。本文对常见的网络流量并行处理架构进行了分析,对经典的RTC模型和SPL模型进行了实验评测,找出适合于众核处理器、多队列网卡的网络流量处理架构。实验证明,对于近似入侵检测系统的应用,现网环境SPL模型的处理性能较RTC模型高55.9%。本文在众核处理器环境下移植并优化了入侵检测系统。针对众核处理器体系结构特点,提出了原始报文获取、线程管理同步、内存管理等优化方法。实验证明,移植优化后的入侵检测系统在现网流量下,采用1U集成4颗TILEGX-36处理器的服务器具备18Gbps勺处理能力。本文提出了一种基于模型预测的众核处理器软件节能降频方法SAFS.该方法通过引入一个对未来网络流量进行预测的沙箱模型来确定最优的处理器频率调整序列。实验证明,SAFS方法应用于复杂处理器和装备大量内存的入侵检测设备时,在能量消耗和切换次数两个指标上具有较好的改进效果。
【关键词】：入侵检测 众核处理器 移植优化 节能降频
【学位授予单位】：北京化工大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP332;TP393.08
【目录】：

• 摘要4-6
• ABSTRACT6-12
• 第一章 绪论12-24
• 1.1 研究背景与意义12-14
• 1.2 入侵检测系统14-17
• 1.3 硬件处理平台17-21
• 1.3.1 通用多核处理器及加速方案18-21
• 1.3.2 网络多核处理器21
• 1.4 课题的主要研究内容21-22
• 1.5 内容安排22-24
• 第二章 并行网络流量处理架构评估24-32
• 2.1 并行设计理论24-25
• 2.2 常见并行处理架构25-26
• 2.3 并行处理架构测评26-30
• 2.3.1 评测环境26-28
• 2.3.2 实验室测评结果28-29
• 2.3.3 现网环境测评结果29
• 2.3.4 实验结果分析29-30
• 2.4 本章总结30-32
• 第三章 网络入侵检测系统在众核平台的移植优化32-56
• 3.1 TILEGX体系结构与移植优化方法概述32-34
• 3.2 并行处理架构设计34-36
• 3.3 原始报文获取36-39
• 3.4 线程管理与同步39-40
• 3.5 内存管理优化40-47
• 3.5.1 TILEGX内存管理特点40-42
• 3.5.2 内存管理器设计42-43
• 3.5.3 内存管理器实现43-47
• 3.6 实验与评价47-54
• 3.6.1 实验环境47-48
• 3.6.2 数据集与规则配置48-49
• 3.6.3 实验过程与结果49-51
• 3.6.4 实验结果分析51-54
• 3.7 本章总结54-56
• 第四章 众核处理器软件节能降频方法56-66
• 4.1 引言56-57
• 4.2 SAFS节能降频方法57-61
• 4.2.1 流量预测模型58-59
• 4.2.2 操作枚举器59
• 4.2.3 内部模型59-60
• 4.2.4 操作序列优化60-61
• 4.3 实验与评价61-63
• 4.3.1 数据集61
• 4.3.2 实验设计61-62
• 4.3.3 实验结果62-63
• 4.4 本章总结63-66
• 第五章 总结与展望66-68
• 参考文献68-72
• 致谢72-74
• 研究成果及发表的学术论文74-76
• 作者和导师简介76-78
• 附件78-79

，

本文编号：872124