图形处理器存储系统的高精度System Verilog模型与自动化仿真验证

发布时间：2017-09-19 08:19

  本文关键词：图形处理器存储系统的高精度System Verilog模型与自动化仿真验证

  更多相关文章： 图形处理器 存储系统 DDR控制器模型 高精度 自动化仿真

【摘要】：存储系统是计算机图形处理器的重要组成部分之一,为图形处理器的绘图运算过程提供了大容量的随机存储资源,其性能会对整个芯片的运算能力有很大影响。在图形处理器芯片的存储管理模块研发过程中,需要同步研发一个功能模型进行对比,以方便芯片设计和错误定位。由于芯片所采用的DDR控制器仿真速度很慢,在芯片研发过程中占用了大量时间进行仿真,需要一个仿真快速的功能模型来替换实际的DDR控制器。为加速DDR控制器的仿真,本文采用SystemVerilog语言,建立了一个高精度且仿真快速的DDR控制器功能仿真模型。该控制器模型在低负荷下能够达到延迟零误差,在高负荷下延迟误差小于5.8%,使得控制器的仿真能加速260倍以上,整体模块的仿真能加速10倍,大幅缩短了仿真在芯片研发中所耗费的时间。在此基础上,本文建立了一个拥有7条流水读写通路的图形处理器存储系统模型。该系统模型包括了一个可由参数配置通路个数和功能的、优先级与先到先服务相结合的通路仲裁器,各个通路服务模块,以及任意接口位宽之间相互转换的数据拼接、拆分子模块。在研究分析图形处理器进行图形绘制时的存储访问特性的基础上,本文针对3条关键通路的读写访问规律,为其分别添加了3个不同的Cache,并针对DDR控制器读写操作的延迟特性,设计了一个用于对读写操作进行顺序优化的乱序调整模块,提高了存储系统性能。由于整个系统模型使用SystemVerilog语言编写,无需过多考虑实际芯片的编码规则,在算法试验上可以作为实际RTL研发的先导,加速算法评估和芯片研发。本文搭建了一种适合大量验证项并行回归验证的自动化验证平台,为其开发了快捷易用的仿真脚本,并开发了用于自动开启多个并行仿真环境的工具软件,以及用于按规则批量对比仿真结果的工具软件。两个配套的软件使得整个仿真平台高度自动化,可以通过鼠标点击实现一键开启30个甚至更多个并行仿真环境,充分利用计算机的并行运算能力,并可在仿真完成后对收集到的仿真数据进行批量对比,大幅提高了仿真工作的效率。在将本文的自动化验证平台应用于实际芯片开发的验证工作中时,最多将原本零散分布在23个工作日中的人工操作全部集中在1分钟内完成,大幅降低了回归验证的人力消耗,对整个芯片的设计起到了积极的推进作用。
【关键词】：图形处理器 存储系统 DDR控制器模型 高精度 自动化仿真
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP333
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 缩略语对照表10-13
• 第一章 绪论13-19
• 1.1 GPU的国内外研究及应用现状13-17
• 1.1.1 国外研究现状13-15
• 1.1.2 国内外应用现状15-17
• 1.1.3 国内研究现状17
• 1.2 本文内容安排17-19
• 第二章 系统结构设计与自动化仿真平台19-31
• 2.1 GPU存储系统模型整体结构19-21
• 2.2 接口时序定义21-25
• 2.2.1 FIFO型单向传输接口时序21-22
• 2.2.2 流水读写接口时序22-24
• 2.2.3 仲裁接口时序24
• 2.2.4 DDR控制器模型接口时序24-25
• 2.3 自动化仿真平台25-31
• 2.3.1 验证环境25-26
• 2.3.2 批量并行仿真环境26-28
• 2.3.3 自动化工具软件28-31
• 第三章 初级存储系统模型与仿真验证31-47
• 3.1 总体思路31-32
• 3.2 仲裁模型32-33
• 3.2.1 授权响应32-33
• 3.2.2 授权收回33
• 3.2.3 数据分发33
• 3.3 位宽与仲裁相同的流水读写接口模型33-34
• 3.4 非流水读写及其它位宽接口模型34-36
• 3.4.1 单拍读写接口34
• 3.4.2 位宽为 2~n的数据拼接转换单元34-35
• 3.4.3 位宽为 2~n的数据拆分转换单元35-36
• 3.4.4 位宽不为 2~n的接口与数据拼接、拆分36
• 3.5 位宽为32的矩形读写接口模型36-37
• 3.6 FIFO模型37-40
• 3.7 DDR控制器模型40-43
• 3.7.1 写操作40-41
• 3.7.2 读操作41-42
• 3.7.3 数据初始值42
• 3.7.4 数据存储及仿真内存占用优化42-43
• 3.8 DDR控制器时序转换单元43-44
• 3.9 整体连接与仿真44-47
• 第四章 高精度DDR控制器模型及系统性能优化47-65
• 4.1 高精度DDR控制器模型47-54
• 4.1.1 读写操作48-50
• 4.1.2 刷新操作50
• 4.1.3 误差测量50-54
• 4.2 绘图运算模块读操作接口优化——添加Cache54-57
• 4.2.1 普通随机只读Cache（程序读接口）54
• 4.2.2 横向线性随机读写操作Cache（像素读写接口）54-55
• 4.2.3 矩形随机读操作Cache（纹理读接口）55-57
• 4.3 DDR效率优化——读写乱序合并57-65
• 4.3.1 写操作顺序调整方案58-59
• 4.3.2 读操作地址顺序调整方案59-60
• 4.3.3 读操作数据顺序调整方案60-61
• 4.3.4 读写交错顺序调整方案61-63
• 4.3.5 调整方案小结63-65
• 第五章 总结65-69
• 5.1 本文所做工作内容65
• 5.2 本文所做工作对实际RTL开发的作用65-69
• 参考文献69-73
• 致谢73-75
• 作者简介75-76

【参考文献】

中国期刊全文数据库 前3条

1 邓军勇;李涛;蒋林;韩俊刚;杜慧敏;沈绪榜;黄光新;常立博;山蕊;黄虎才;马栋;;MIGPU-9多核交互式图形处理器的设计[J];计算机辅助设计与图形学学报;2014年09期

2 王恒;高建瓴;;基于GPU的MATLAB计算与仿真研究[J];贵州大学学报(自然科学版);2012年06期

3 韩俊刚;刘有耀;张晓;;图形处理器的历史现状和发展趋势[J];西安邮电学院学报;2011年03期

，

本文编号：880533