可重构处理器的功能改进与EJTAG设计

发布时间：2017-09-22 15:33

  本文关键词：可重构处理器的功能改进与EJTAG设计

  更多相关文章： 集成电路 调试方法学 可重专用构处理器 片上调试 EJTAG 功能完善

【摘要】：随着集成电路技术的快速发展,芯片系统的规模越来越大,芯片系统的调试问题也变得越来越复杂和关键。基于芯片系统的调试方法学经过二十多年的发展,已经在芯片设计领域占据举足轻重的地位。根据芯片和应用场景的不同,调试方法学可以划分为几个不同的种类,主要包括软件仿真调试、在线仿真调试和片上调试这三种调试方法。随着片上系统的时钟频率不断提高,结构越来越复杂,以及多核技术的不断发展,调试方法学的发展面临着重大的挑战和广阔的发展空间。本论文介绍了一款可重构专用处理器,通过粗粒度的静态配置方式改变基本运算单元的拓扑结构和互连关系,以资源复用的方式实现多种算法类型的硬件加速。基于此可重构处理器完成EJTAG片上调试功能的设计实现,包括EJTAG接口的设计和内嵌调试模块的设计。通过EJTAG接口串行输入或输出数据和指令,内嵌调试模块解析调试指令,实现硬件断点和内存读写操作。除此之外,本文对现有版本的可重构处理器的一些功能上的缺陷作出了相应的完善,并通过实验进行了所有功能的验证。本论文的主要贡献有：1.在可重构处理内部实现了EJTAG内嵌调试模块,并在TMSC 40nm工艺下流片,经测试功能符合设计要求；2.对现有版本的可重构专用处理器做了一些优化使其性能有所提高,主要有以下三点：首先,更改了RASP作为主设备时的取指方式,加快了取指的效率；其次,增加一个运算异常中断信号,提高了查错效率；最后,在工作方式上增加一个直通模式,便于检测DMA通道的正确性。
【关键词】：集成电路 调试方法学 可重专用构处理器 片上调试 EJTAG 功能完善
【学位授予单位】：南京大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332
【目录】：

• 摘要4-6
• Abstract6-14
• 第一章 绪论14-21
• 1.1 课题背景14
• 1.2 调试技术的发展14-19
• 1.2.1 软件模拟调试15
• 1.2.2 ICE调试15-16
• 1.2.3 OCD调试16-19
• 1.3 课题来源19
• 1.4 论文组织结构19-21
• 第二章 可重构专用处理器核介绍21-36
• 2.1 可重构处理器整体架构及功能概述21-24
• 2.2 RASP内部主要组成模块介绍24-31
• 2.2.1 主控制器24-26
• 2.2.2 重构控制器26-27
• 2.2.3 可重构计算阵列27-28
• 2.2.4 存储器分配28-29
• 2.2.5 AXI接口模块29-30
• 2.2.6 DMA30-31
• 2.3 RASP核工作方式31-32
• 2.4 RASP核重构实现流程32-35
• 2.5 本章小结35-36
• 第三章 边界扫描测试技术(JTAG)36-47
• 3.1 JTAG简介36
• 3.2 边界扫描的概念36-37
• 3.3 EJTAG设计原理37-46
• 3.3.1 TAP控制器38-41
• 3.3.2 EJTAG指令系统41-45
• 3.3.3 EJTAG数据寄存器45-46
• 3.4 本章小结46-47
• 第四章 EJTAG调试功能的设计实现47-69
• 4.1 RASP EJTAG DEBUG功能概述47
• 4.2 RASP EJTAG DEBUG结构框图47-48
• 4.3 EJTAG TAP模块的设计48-52
• 4.3.1 TAP接口信号48-49
• 4.3.2 RASP EJTAG指令系统49-50
• 4.3.3 EJTAG ECR寄存器描述50-52
• 4.4 RASP主控制器内部调试模块的设计52-63
• 4.4.1 EJTAG调试通道52-53
• 4.4.2 RASP主控制器中调试相关寄存器53-61
• 4.4.3 硬件断点设置61-63
• 4.5 EJTAG调试流程63-68
• 4.5.1 TAP控制器读写RASP内部寄存器的过程63-65
• 4.5.2 RASP主控制器内嵌调试过程65-68
• 4.6 本章小结68-69
• 第五章 RASP功能改进设计69-78
• 5.1 功能需求分析69
• 5.2 DMA取指模块设计69-71
• 5.2.1 模块设计描述70
• 5.2.2 模块架构图70-71
• 5.2.3 模块接口信号描述71
• 5.2.4 性能优化71
• 5.3 异常中断设计71-74
• 5.3.1 功能要点72
• 5.3.2 具体设计描述72-73
• 5.3.3 寄存器信号描述73-74
• 5.4 直通模式设计74-77
• 5.4.1 具体设计描述74-75
• 5.4.2 DMA转置传输寄存器信息75-77
• 5.5 本章小结77-78
• 第六章 调试及改进功能验证78-89
• 6.1 EJTAG调试功能验证78-83
• 6.1.1 EJTAG调试验证平台78-79
• 6.1.2 EJTAG验证方案及验证流程79-81
• 6.1.3 EJTAG调试功能仿真演示81-83
• 6.2 RASP改进功能验证83-88
• 6.2.1 RASP验证平台83
• 6.2.2 RASP改进功能验证方案83-84
• 6.2.3 RASP改进功能仿真结果84-88
• 6.3 本章小结88-89
• 第七章 总结与展望89-90
• 7.1 全文总结89
• 7.2 工作展望89-90
• 参考文献90-94
• 致谢94-95

【参考文献】

中国期刊全文数据库 前10条

1 张雅娟;戴胜华;;JTAG基本原理及仿真器性能比较[J];单片机与嵌入式系统应用;2007年05期

2 周平;马捷中;;基于开源虚拟机的模拟设备的设计与实现[J];电子设计工程;2011年18期

3 朱建培;;基于龙芯一号IP核的EJTAG调试[J];单片机与嵌入式系统应用;2008年04期

4 吴皓,刘鹏;基于JTAG的DSP处理器嵌入式调试接口设计[J];计算机工程;2005年01期

5 杜海涛;;基于JTAG的Flash在线编程[J];科技信息(科学教研);2008年23期

6 胡越黎;经文怡;宣祥光;;基于NanoSim-VCS的芯片级混合信号验证[J];上海大学学报(自然科学版);2009年01期

7 沈沙,沈泊,章倩苓;一种带有流水线追踪器的JTAG ICE调试电路设计[J];微电子学与计算机;2004年07期

8 牛春平,常天庆,陈圣俭,任哲平;应用边界扫描技术提高电路板可测试性的两种优化问题[J];微电子学与计算机;2004年11期

9 金辉;华斯亮;张铁军;侯朝焕;;基于JTAG标准的处理器片上调试的分析和实现[J];微电子学与计算机;2007年06期

10 刘明云,李桂祥,张贤志;基于边界扫描的板级动态扫描链路设计策略[J];现代雷达;2005年01期

中国博士学位论文全文数据库 前1条

1 罗赛;可重构计算系统体系结构研究与实现[D];中国科学技术大学;2006年

中国硕士学位论文全文数据库 前8条

1 黄红燕;嵌入式系统调试技术的分析与设计[D];浙江大学;2006年

2 严明;嵌入式微处理器可测性设计与片上调试技术的研究与实现[D];国防科学技术大学;2005年

3 徐宗霖;基于JTAG口的ARM编程器研究与开发[D];浙江工业大学;2007年

4 吴亚杰;基于EJTAG的OCD调试方案的研究与实现[D];中国海洋大学;2012年

5 勾传龙;基于FPGA的MCU通用仿真器设计[D];西安电子科技大学;2013年

6 钟逸;龙芯3A环境下的EJTAG调试技术[D];华中科技大学;2013年

7 徐攀;基于JTAG的芯片互连测试技术的研究与实现[D];西安电子科技大学;2014年

8 江正斌;基于USB接口MCU在线仿真器研究与设计[D];河北工业大学;2014年

，

本文编号：901624