基于FPGA的LOP算法的设计与性能分析

发布时间：2017-09-25 02:39

  本文关键词：基于FPGA的LOP算法的设计与性能分析

  更多相关文章： FPGA 浮点运算 LOP算法 检测电路 性能分析

【摘要】：近些年来移动多媒体技术发展迅速,人们对实时性要求越来越高,对于处理器来说这是个不小的考验。提高对浮点数据的处理速度迫在眉睫,因此,对于如何加速浮点运算的研究非常重要。处理器进行浮点运算主要是浮点乘和浮点加运算,所以浮点乘加融合部件是问题关键的所在,这也是本文主要研究的内容。以浮点数的乘运算、加运算为研究对象,并在充分理解和分析现有浮点乘加融合算法的基础上提高LOP模块的性能这会使整体融合部件的性能更好。本文旨在如何提高处理器中的浮点乘加融合部件性能的问题,通过对浮点乘加融合部件的关键路径研究发现前导1预测模块一直处在关键路径上,所以缩短前导1预测的时间可以直接提高浮点乘加融合部件的性能。首先本文介绍了现有的几种LOP算法结构,最终选择串行纠错LOP算法,因为该算法在关键路径延时、电路动态功耗和电路面积上比其他几种结构更加均衡,为了与三操作数LOP算法进行性能上的对比,所以研究并设计串行纠错算法中的两个主要模块:3:2CSA电路和前导1预测(LOP)算法。然后通过对前导1预测算法的深入研究,推导出三操作数前导1预测算法的编码规则,并由编码规则设计电路,然后通过逻辑综合得出三操作数前导1预测算法的性能报告数据,并对两种LOP算法的性能进行对比,比较其各自的优缺点。最后设计了一种检测电路对LOP算法模块的输出进行首1位置的检测,该电路采用分段检测的思想,最后通过仿真分析得出其正确性。
【关键词】：FPGA 浮点运算 LOP算法 检测电路 性能分析
【学位授予单位】：河北工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332.2
【目录】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 绪论9-15
• 1.1 课题来源及研究目的9
• 1.2 国内外研究概况9-12
• 1.3 论文研究的主要内容12-13
• 1.4 论文结构13-15
• 第二章 浮点乘加融合体系的结构15-21
• 2.1 基础概念介绍15-16
• 2.2 浮点乘加融合体系结构16-17
• 2.3 LOP算法的不同结构17-19
• 2.4 本章小结19-21
• 第三章 二操作数LOP模块的实现21-35
• 3.1 LOP算法结构21-22
• 3.2 3:2CSA模块设计与仿真22-25
• 3.2.1 3:2CSA进位存储加法器22-23
• 3.2.2 3:2CSA进位存储加法器移位电路的设计23-25
• 3.3 3:2CSA进位存储加法器模块的性能分析25-28
• 3.3.1 逻辑综合工具Design Complier简介25-26
• 3.3.2 3:2CSA进位存储加法器模块的性能数据26-27
• 3.3.3 3:2CSA进位存储加法器关键路径27-28
• 3.4 二操作数LOP算法的实现与性能分析28-33
• 3.4.1 二操作数LOP算法编码串28-29
• 3.4.2 二操作数LOP算法电路实现29-32
• 3.4.3 二操作数LOP算法电路性能数据32-33
• 3.5 本章小结33-35
• 第四章 三操作数LOP算法设计和性能分析35-49
• 4.1 三操作数LOP算法编码串35-40
• 4.2 三操作数LOP算法的电路设计40-44
• 4.3 三操作数LOP算法性能分析44-45
• 4.4 LOP算法与三操作数LOP算法的性能分析45-48
• 4.4.1 电路原理分析45-46
• 4.4.2 性能分析46-48
• 4.5 本章小结48-49
• 第五章 检测模块49-57
• 5.1 检测电路的逻辑规则49-53
• 5.2 各级电路仿真验证53-55
• 5.3 本章小结55-57
• 第六章 总结与展望57-59
• 6.1 总结57-58
• 6.2 展望58-59
• 参考文献59-63
• 附录A：攻读硕士期间发表的论文63-65
• 附录B 53位 3:2CSA移位电路程序65-67
• 附录C 53位 3:2CSA移位电路图67-69
• 致谢69-70

【相似文献】

中国期刊全文数据库 前10条

1 刘安,孙艳红;浮点格式转换的分析与实现[J];电脑开发与应用;2001年02期

2 邓彬伟;;嵌入式系统中48位高精度浮点类型的设计与实现[J];微计算机信息;2007年23期

3 何军;田增;郭勇;陈诚;;浮点乘加部件延迟对浮点性能影响的研究[J];计算机工程;2013年07期

4 欧阳玉梅;“数的定点表示与浮点表示”问题分析[J];教学研究;2005年01期

5 ;SHARC 2148x/47x:32位浮点DSP[J];世界电子元器件;2010年09期

6 Bill Chou;Tom Erkkinen;;浮点模型的定点化到产品级代码的生成[J];电子设计技术;2010年03期

7 沈俊;沈海斌;虞玉龙;;一种低延迟高吞吐率的浮点整型乘累加单元[J];计算机工程;2013年06期

8 章锦文,马远良;32位浮点DSP综观[J];微处理机;1995年03期

9 Boris Lerner;;浮点计算的动态范围适合更多应用[J];世界电子元器件;2006年05期

10 张峰;黎铁军;徐炜遐;;一种128位高精度浮点乘加部件的研究与实现[J];计算机工程与科学;2009年02期

中国重要会议论文全文数据库 前7条

1 邰强强;倪晓强;张民选;;基于浮点融合乘加部件的前导零预测与检测方法研究[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

2 闵银皮;倪晓强;邢座程;;多线程向量浮点部件的验证方法[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

3 陈博文;郭琦;沈海华;;浮点乘加部件的自动化形式验证[A];第六届中国测试学术会议论文集[C];2010年

4 王宏燕;邢座程;邓让钰;;MB64-1浮点部件的设计[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

5 谢启华;倪晓强;李少青;刘荣华;张民选;;高性能浮点融合乘加部件中加法/前导零预测器的流水设计[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

6 王碧文;彭元喜;杨惠;吴铁彬;;一种FA的设计与验证[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

7 李振虎;倪晓强;李少青;谢启华;张民选;;浮点融合乘加部件中108位加法器的设计[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

中国重要报纸全文数据库 前10条

1 本报记者　 宋家雨;变一周为十三个小时[N];网络世界;2006年

2 广西 姑苏飘雪;“呼唤”渲染世界真色彩[N];电脑报;2004年

3 斯诺;PC按谁的规则玩[N];中国经营报;2001年

4 ;有望促生亿亿次超级计算机[N];网络世界;2010年

5 中国计算机报测试实验室 王炳晨;1GHz CPU为谁而来？[N];中国计算机报;2001年

6 ;CPU选购新概念[N];中国电脑教育报;2002年

7 本报记者 李胜永;AMD真四核技术加速电力信息化[N];中国电力报;2007年

8 马文方;CPU与GPU：谁将主导下一次计算革命？[N];中国计算机报;2008年

9 本报记者 霍光;AMD推土机架构揭密[N];中国计算机报;2011年

10 ;安腾2处理器技术特征分析[N];中国计算机报;2003年

中国博士学位论文全文数据库 前2条

1 陈立前;基于区间线性抽象域的可靠浮点及非凸静态分析[D];国防科学技术大学;2010年

2 姜浩;高精度可靠浮点计算及舍入误差分析研究[D];国防科学技术大学;2013年

中国硕士学位论文全文数据库 前10条

1 孙敬宇;1024点浮点流水线型FFT IP核设计[D];哈尔滨工业大学;2015年

2 吴晨璐;面向浮点FFT的加速系统研究[D];复旦大学;2014年

3 罗淑贞;基于FPGA的浮点乘加融合部件的研究及算法[D];河北工业大学;2015年

4 徐祥男;基于FPGA的LOP算法的设计与性能分析[D];河北工业大学;2015年

5 仇冀宏;高性能浮点单元的分析与设计[D];合肥工业大学;2007年

6 刘剑;基于区间分析的浮点计算误差估计与异常检测[D];华东师范大学;2015年

7 潘宏亮;浮点指数类超越函数的运算算法研究与硬件实现[D];西北工业大学;2006年

8 全俊斌;基于浮点格式的数字混沌系统周期研究[D];中南大学;2010年

9 李振虎;浮点融合乘加部件设计分析与尾数加电路定制设计[D];国防科学技术大学;2013年

10 李振;浮点加减法的模拟验证[D];西北工业大学;2006年

，

本文编号：914904