HDL代码内部逻辑测试方法的研究与实现

发布时间：2021-05-09 03:11

　　随着FPGA在各重要领域中越来越多的应用以及其复杂度和重要性的提高,使用硬件描述语言（HDL）来进行电路设计已经成为一种趋势。因此HDL代码的质量对系统安全性的影响变得越来越显著,也就使其可靠性问题越来越突出。如今,如何保障构成FPGA设计安全性重要环节之一的HDL代码的质量,快速高效地在日益复杂的HDL代码中发现潜在的问题缺陷已经成为重点研究的课题。因为FPGA的结构和开发方式与软件系统类似,HDL的语法和失效机理也与软件语言相似,所以,可以使用成熟的软件测试理论与方法对HDL代码进行内部逻辑测试。本文通过对相关的软件测试理论与方法进行研究,并根据FPGA系统和Verilog20HDL的特点,对其进行修改与适用,提出了一种以静态结构分析与权重计算为基础的测试方法。该方法通过对代码内部变量及程序路径进行词法分析与条件规约提取,得出代码内部的相关信息,并通过提出的主客观综合的权重分析法对提取出的变量进行权重赋予。通过计算出的权重系数,可以合理地确定对代码中的哪些程序路径（中间变量）进行着重检测,提高了测试的效率。同时根据提取的相关信息与权重系数,可以指导具有代表性、针对性的测试用例输入数... 

【文章来源】：南京理工大学江苏省 211工程院校

【文章页数】：73 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
1 绪论
    1.1 研究背景及意义
    1.2 国内外的研究现状
    1.3 论文的主要工作
    1.4 论文的组织结构
2 软件测试基础理论
    2.1 软件测试技术的分类
    2.2 软件测试模型
        2.2.1 软件测试V模型
        2.2.2 软件测试W模型
    2.3 黑盒测试与白盒测试的对比
        2.3.1 黑盒测试
        2.3.2 白盒测试
        2.3.3 灰盒测试
    2.4 白盒测试的基本原则与优点
    2.5 白盒测试的充分性评价
        2.5.1 语句覆盖
        2.5.2 判定覆盖
        2.5.3 条件覆盖
        2.5.4 条件/判定覆盖
        2.5.5 多重条件覆盖
        2.5.6 路径覆盖
    2.6 测试用例的设计
        2.6.1 测试用例的设计准则
        2.6.2 测试用例的设计步骤
        2.6.3 测试用例的覆盖率
    2.7 本章小结
3 软件测试理论在FPGA系统中的适用
    3.1 FPGA系统特有的测试要求分析
        3.1.1 测试模型的改进
        3.1.2 测试方法的改进与适用
        3.1.3 测试用例设计的改进
    3.2 Verilog HDL的特点
    3.3 Verilog HDL代码内部分析
        3.3.1 代码内部信息提取流程
        3.3.2 词法分析算法
        3.3.3 条件规约提取算法
    3.4 本章小结
4 权重分析算法
    4.1 权重的基本概念和分类
    4.2 权重分析方法的确定
    4.3 主观赋权法的确定
        4.3.1 德尔菲法
        4.3.2 相对比较法
        4.3.3 连环比率法
        4.3.4 层次分析法
    4.4 客观赋权法的确定
        4.4.1 熵值法
        4.4.2 主成分分析法
        4.4.3 因子分析法
    4.5 最终权数的确定
    4.6 本章小结
5 测试方法和系统的实现与试验
    5.1 测试系统概述
    5.2 测试系统的整体结构
    5.3 系统各部分的具体实现
        5.3.1 文件管理模块
        5.3.2 代码分析模块
        5.3.3 权重分析模块
        5.3.4 测试用例设计模块
        5.3.5 ISE软件及Modelsim软件
    5.4 测试系统的试验
    5.5 本章小结
6 总结与展望
致谢
参考文献
附录



本文编号：3176502