(25,20)线性分组编译码器设计及其FPGA实现

发布时间：2021-03-02 21:55

　　随着通信速率的提高,有噪信道的可靠通信通过信道编码来实现。文中设计的（25,20）线性分组编译码器结合汉明码能纠正一位错误且具有编码效率较高、译码电路简单、译码延时小等优点。分析伴随式与错误图样的对应关系,采用并行处理的方式,使用硬件描述语言VHDL在Xilinx公司的Vivado 2016.1环境下编程实现。通过ModelSim仿真平台验证,降低了实现的复杂度。在工程实践中将编译码器加入某实测通信系统,实现了在Artix-7系列xc7z030fbg676-1的芯片上占用较少的硬件资源实现（25,20）线性分组编译码,提高系统传输的可靠性,验证了该设计的优良性能。 

【文章来源】：现代电子技术. 2019,42(11)北大核心

【文章页数】：4 页

【文章目录】：
0 引言
    1 （25, 20） 线性分组编译码器原理
        1.1 （25, 20） 线性分组编码器原理
        1.2 （25, 20） 线性分组译码器原理
    2 （25, 20） 线性分组码仿真及实现
        2.1 （25, 20） 线性分组编码器设计
        2.2 （25, 20） 线性分组码译码器设计
3 结语


【参考文献】：
期刊论文
[1]一种新的线性分组码译码算法[J]. 江宝安.  空间电子技术. 2017(02)
[2]一种交织汉明码编译码器设计及其FPGA实现[J]. 庄灿,石和荣,齐永.  电子测量技术. 2017(01)
[3]基于CCS的（7,4）汉明码的编译码设计[J]. 夏志达,李丽华,张龙.  舰船电子工程. 2016(04)
[4]基于VHDL的汉明码编解码器实现[J]. 孙志雄,谢海霞.  微型机与应用. 2014(24)



本文编号：3060020