三维片上网络通信架构及组件容错方法研究分析.pdf

  本文关键词：三维片上网络通信架构及组件容错方法研究，，由笔耕文化传播整理发布。

文档介绍：
三维片上网络通信架构及组件容错方法研究ResearchoftheFault-work-on-municationArchitectureandGroupware作者姓名王宇学位类型学历硕士学科、专业计算机应用技术研究方向计算机辅助设计导师及职称欧阳一鸣副教授2013年03月三维片上网络通信架构及组件容错方法研究摘要半导体技术工艺已经步入亚深微米时代,未来将会向着片上多核系统的设计方向发展。总线式的SoC明显制约了现代系统的设计,为了提高片上多核系统并行处理能力,works-on-Chip,NoC)得以提出。其良好的扩展性,更大的吞吐能力和较低的功耗开销使其大受欢迎。但当核数量较多时,会因其长互连线而使其性能下降。三维集成电路的出现无疑给片上互连设计带来了新的设计理念,它通过层与层之间的相互堆叠,有效地解决面积的局限性、互连延时和异构集成等问题。与此同时,由于TSV工艺良率较低以及VLSI老化等固有问题,芯片的可靠性将成为挑战。因此,怎样保证三维片上网络(3DNoC)在较低的通信延迟条件下具有高可靠性,已成为目前研究的重点。本论文的主要工作有以下几个方面:(1)介绍了3DNoC研究背景、关键问题和国内外研究现状。此外,介绍了一些创新度较大的3DNoC拓扑结构,同时,对目前现有的3DNoC结构的容错策略等基本知识进行了阐述... 内容来自转载请标明出处.

  本文关键词：三维片上网络通信架构及组件容错方法研究，由笔耕文化传播整理发布。