基于FPGA的光纤接口和CPCI总线通信

发布时间：2017-10-29 23:42

  本文关键词：基于FPGA的光纤接口和CPCI总线通信

  更多相关文章： RapidIO GTP PCI9656 CPCI总线 驱动开发

【摘要】：随着半导体技术的不断发展,在过去几十年来处理器性能得到了飞速的提高,这对于嵌入式系统的性能提高起到了巨大的推动作用,但是用于嵌入式系统内部互联的总线技术却并未得到相应的发展,导致总线越来越成为嵌入式系统性能提升的瓶颈。本文基于某雷达信号处理系统,基于Xilinx公司的Virtex-5系列FPGA设计了高速光纤通信接口,通信协议使用了Rapid IO行业协会专为解决嵌入式系统互联总线速率不够的问题而开发的Rapid IO协议,FPGA接收来自TS201S DSP的数据,在FPGA内进行事务包的装配与拆包,通过光纤进行收发,实现系统内部两块信号处理板之间的全双工通信。设计使用Verilog HDL语言进行开发,使用Xilinx ISE14.7进行综合,使用Modelsim进行仿真。该雷达信号处理系统内部还需要实现信号处理板卡与主机板卡之间通过CPCI总线通信。CPCI总线是国际工业计算机制造者联合会(PICMG,PCI Industrial Computer Manufacturers Group)提出的一种完全兼容PCI总线的接口标准。信号处理板卡与CPCI总线通过PLX公司的PCI9656桥接芯片连接,PCI9656桥接芯片的本地总线与FPGA连接,为了实现主机板与信号处理板的通信,首先需要在FPGA内设计PCI9656桥接芯片的本地总线接口,然后需要在主机端开发相应的驱动程序。驱动程序开发工具选择Win Driver,语言选择C++,操作系统为Windows Server 2008。高速光纤通信接口设计完成后,需要对其进行仿真验证和实际的调试测试。设计使用Modelsim对光纤接口各个模块进行前仿真和后仿真。软件仿真无误后就可以设计实际调试平台,对设计的通信接口进行测试,以验证设计的正确性,排除可能出现的错误,并测试设计的接口速度。CPCI总线通信设计完成后也需要进行实际的调试与测试。测试使用Chipscope观察FPGA内部信号,实际测试证明,高速光纤通信接口和CPCI总线通信设计正确。
【关键词】：RapidIO GTP PCI9656 CPCI总线 驱动开发
【学位授予单位】：哈尔滨工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN791;TN957.51
【目录】：

• 摘要4-5
• Abstract5-10
• 第1章 绪论10-17
• 1.1 课题背景及研究的意义10-11
• 1.2 国内外研究现状及分析11-15
• 1.2.1 系统互联总线技术11-13
• 1.2.2 驱动开发现状13-15
• 1.3 本文的主要研究内容15-17
• 第2章 RapidIO互联技术17-24
• 2.1 引言17
• 2.2 RapidIO协议规范17-21
• 2.2.1 RapidIO协议逻辑层规范18-19
• 2.2.2 RapidIO协议传输层规范19-20
• 2.2.3 RapidIO协议物理层规范20-21
• 2.3 流量控制21-22
• 2.4 错误检测与恢复22-23
• 2.4.1 丢包检测22-23
• 2.4.2 包错误检测23
• 2.5 本章小结23-24
• 第3章 高速光纤通信接口实现24-38
• 3.1 引言24
• 3.2 GTP收发器24-27
• 3.3 复位信号27
• 3.4 TS201S接口模块27-29
• 3.4.1 TS201S流水协议28
• 3.4.2 模块结构设计28-29
• 3.5 RapidIO上层协议29-37
• 3.5.1 发送通道实现29-33
• 3.5.1.1 通道缓存FIFO30
• 3.5.1.2 发送控制模块30-31
• 3.5.1.3 包装配31-32
• 3.5.1.4 事务匹配缓冲32-33
• 3.5.1.5 控制符号产生33
• 3.5.1.6 GTP发送控制模块33
• 3.5.2 接收通道实现33-35
• 3.5.2.1 接收控制模块实现33-34
• 3.5.2.2 CRC校验34
• 3.5.2.3 数据提取34
• 3.5.2.4 控制符号译码34-35
• 3.5.3 流量控制机制35-36
• 3.5.4 错误检测与恢复36
• 3.5.5 光纤通信接口的硬件开销36-37
• 3.6 本章小结37-38
• 第4章 接口调试与性能测试38-44
• 4.1 引言38
• 4.2 模块的仿真验证38-40
• 4.2.1 发送通道仿真验证39
• 4.2.2 接收通道仿真验证39-40
• 4.2.3 光纤接口后仿真验证40
• 4.3 实际调试与性能测试40-43
• 4.3.1 调试平台设计41-42
• 4.3.2 Chipscope调试测试42-43
• 4.3.3 性能测试43
• 4.4 本章小结43-44
• 第5章 CPCI总线通信设计44-58
• 5.1 引言44
• 5.2 PCI9656 接口设计44-47
• 5.3 FPGA接口设计47-48
• 5.4 INF文件48-49
• 5.4.1 版本信息48-49
• 5.4.2 驱动信息49
• 5.4.3 安装信息49
• 5.4.4 源文件信息49
• 5.5 PCI9656 驱动程序49-56
• 5.5.1 板卡打开驱动程序51-52
• 5.5.2 存储器读写驱动程序52
• 5.5.3 读写配置空间52-53
• 5.5.4 使能/不使能中断53-54
• 5.5.5 DMA操作54-56
• 5.5.6 板卡软复位56
• 5.6 本章小结56-58
• 第6章 驱动调试与性能测试58-64
• 6.1 引言58
• 6.2 存储器读写测试58-61
• 6.2.1 写入数据59-60
• 6.2.2 读数据60-61
• 6.3 DMA测试61-63
• 6.3.1 查询方式61-62
• 6.3.2 中断方式62-63
• 6.4 稳定性和兼容性63
• 6.5 本章小结63-64
• 结论64-65
• 参考文献65-68
• 攻读学位期间发表的学术论文68-70
• 致谢70

【参考文献】

中国期刊全文数据库 前1条

1 刘明波;吉庆;单方剑;;基于PLX9656的CPCI总线接口方法研究[J];电子测量技术;2011年01期

中国硕士学位论文全文数据库 前3条

1 张娟娟;RapidIO高速串行总线的研究与实现[D];湖南大学;2011年

2 杨波;基于PCI总线的WDM驱动程序开发研究[D];国防科学技术大学;2007年

3 谢丰波;基于PCIE物理层IP核的串行RapidIO实现[D];国防科学技术大学;2013年

，

本文编号：1115185