GSM下行接收机的FPGA实现

发布时间：2017-11-28 22:24

  本文关键词：GSM下行接收机的FPGA实现

  更多相关文章： GSM FPGA 下行接收机

【摘要】：随着科技的不断进步,协议的不断优化,移动通信技术经历了从模拟通信时代到数字通信时代的转变,其在通话质量、通信速度乃至覆盖范围等方面都在飞速地进步着。在如今的民用市场上,1G(第一代模拟通信技术)由于成本过高、频带利用率过低等因素,已经退出了历史舞台。2G(第二代数字通信技术)如GSM在1G的基础上实现了安全性的加强、频谱利用率的提高以及通信协议的统一——这使得国际漫游成为可能,真正实现了“全球通”。而后来的3G、4G则在2G的基础上实现了各方面性能的进一步改良,给予了用户更高速的数据通信服务。GSM具有划时代的意义:它开辟了数字通信时代,是新技术的基石。在当今3G、4G早已普及民用,5G的大规模应用也已提上日程的前提下,GSM仍然占据着不小的市场。所以研究GSM下行接收机,在实现其协议解析功能的情况下实现性能的提升以及功耗的减小,不仅可利用于GSM,还可推广到后来的CDMA、LTE等更新的通信技术,具有重要的价值。本设计是利用Xilinx Virtex-7系列的FPGA平台与Visual Studio软件工程实现的,其中FPGA部分完成GSM空中信号的下变频、低通滤波,以及时隙的提取、信道估计与信道均衡等物理层功能;而VS工程负责完成后续的上层协议解析。本文将主要介绍FPGA部分的硬件架构与具体模块设计,包括PC控制信号转换模块、宽带信号处理模块、帧数据处理模块、以及最终向PC送出信道均衡结果的打包封装模块。设计的最后利用开发板对整套系统进行了测试,达到了理想的接收处理效果。对中国移动GSM中的真实信道进行了下行接收测试,成功检测到呼叫请求、解出了控制信道的全部信息。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN929.532
，

本文编号：1235219