基于语音接口的猝发通信系统设计与实现

发布时间：2020-07-24 17:24

【摘要】：随着无线电通信技术的飞速发展,频谱资源变得越来越紧张,未来的通讯环境会越来越而恶劣。在信息化的战场上无线电台作为军事应用上的主要通信手段,具备体积小,重量轻,机动性强等优点。由于电磁波的暴露性和开放性,无线电信号容易被监收,破译和干扰,在这种情形下,如何隐蔽传输无线信号就变得非常重要。如何在复杂万变的战场上隐藏自己的同时还能进行对外通信,这些都对战场通信定位等设计提出来了更高的要求。猝发通信也称作突发通信,它是将正常速率信息进行封装,再以高速率数据方式进行随机突发,接收机将收到的信号恢复成原始信息的一种的无线电通信。由于通信时间很短(通常小于1秒),其他时间处于静止状态,发送时机具备随机性,因此猝发信号很难被被侦查、截取,从而大大提高了通信安全性、隐蔽性和抗干扰能力。本论文讨论利用搭建一个FPGA+DSP数字平台,利用软件无线电技术,通过软件嵌入的方式进行猝发通信波形开发,使用AM+MSK调制解调技术,实现在音频信道上传输数据信息。可以在车载、渔船、飞机等平台上的具有话音通信功能的多电台之间实现数据传输的功能,具有技术通用性,在未来可以扩展到控制、通信、搜救等业务范围。本文进行了利用语音接口实现猝发通信的技术研究,重点研究了使用AM+MSK调制解调方法实现猝发通信的方案设计与实现,进行了硬件电路器件选型设计,进行了软件仿真和硬件实现和实际测试,在调制解调方面,论文选用AM+MSK的调制解调方式,针对MSK信号解调比较了延迟差分解调法和平方环相干解调法的的各自优缺点,并提出改进的平方环解调法,可以少进行一次分频操作,大大地简化FPGA资源。根据指标要求进行了硬件单元的方案能设计并进行了器件选型,根据软件方案进行了环路滤波器设计和锁相环低通滤波器设计,并根据设计结果用VHDL语言编写代码进行实现,显示出仿真结果,与设计相符。并对DSP软件流程进行设计说明。由于现有实验硬件平台缺乏音频A/D、D/A转换模块,因此在MSK波形上进行了AM调制,以便在中频下在中频接口验证了整个波形和猝发时间。采用Altera的FPGAEP3C120F48417N和TI的DSP-TMS320VC5509A对整个波形进行了测试和验证。详细给出MSK调制解调结果、AM调制结果以及猝发波形验证情况。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN914
【图文】：

原理框图,数字环路滤波器,控制电压

图 2.16 NCO 生成原理框图02采样频率fs,则频率控制字的初始值M0和初始相位分别为M0=2 0 (2 φ =2πM02 (2根据环路工作原理，数字环路滤波器的输出端连接 NCO 的控制端，使 NCO出频率和输出相位发生变化。当数字环路滤波器的输出的控制电压为uc(k)时控制字变化量 M = uc(k),NCO 输出频率和输出相位分别为 out= 2 (M0+ M) (2 ( ) = φ + ( ) (2其中 ( ) =2π2 M，NCO 的频率控制增益 0=2π 2 ,NCO 的相位控制增=2π 2 dds，其中Tdds为相位累加字的更新周期。在数字域，NCO 相当于相器[24]，利用 Z 变换，当初始状态 2(0) = 0时,则有 2(k + 1) = z 2(k),数字控制 NCO 输出相位和控制电压的关系如下 2(k) = N(z) ( ) = 0′ 11 1 ( ) (2

分配图,管脚,嵌入式存储器,全局时钟

具体参数见表 3.1，管脚分配图见图 3.2。表 3.1 EP3C120F48417N 芯片具体参数比较ic Cells（逻辑单元） 119,088bedded memory bits（嵌入式存储器） 3,981,312bedded 18 × 18multipliers（嵌入式18位乘法器） 288eral-purpose PLLs（通用锁相环） 4bal Clock Networks（全局时钟网络） 20ice speed grade(速度等级) 6-7-8r I/O （最大用户 I/O 引脚数量） 531ply Voltage（内核供电） 1.2V 供电 3.3 V供电 2.5V 484 脚

工作流程图,工作流程图,串口,参数初始化

3.2.1 初始化功能模块数据猝发通信功能初始化主要包括对DSP单元和FPGA单元的初始化，包括DS的 PLL 设置，EMIF 设置、中断设置以及 FPGA 端的 MSK 调制解调的参数初始化设置。串口通信功能初始化包括串口的相关参数的初始化。初始化功能的工作流程图见图 3.7。开始初始化DSP初始化数据猝发通信初始化串口

【参考文献】