基于AMC2C6670的TD-LTE物理层调度及接口实现

发布时间：2017-04-26 04:00

  本文关键词：基于AMC2C6670的TD-LTE物理层调度及接口实现，，由笔耕文化传播整理发布。

【摘要】：LTE是继第三代移动通信之后的新一代主流移动宽带通信标准,其包含TDD和FDD两种制式。LTE系统以正交频分复用和多输入多输出技术为基础,数据采取分组传输,在20MHz带宽内理论可以实现100Mbit/s的下行峰值速率和50Mbit/s的上行峰值速率。与3G通信系统相比,LTE通信系统在算法复杂度和传输性能上有一个数量级的增加,仅依靠单个处理器通常无法满足高速实时处理大数据量的应用需求,多处理器的分布式并行处理成为提高系统性能的有效解决途径,如何为系统中诸多的处理单元、控制单元提供一种高效率、高带宽、高灵活性的互连架构,成为LTE通信系统设计中颇具挑战性的难题。TDD-LTE测试系统系统主要包含主控板、基带板AMC2C6670、射频板,其中,基带物理层处理在基带板AMC2C6670上完成,TDD-LTE系统工作时,每1ms都需要在基带板DSP与主控板间、基带板DSP与基带板FPGA间传输大量数据。本文基于TDD-LTE测试系统的基带物理层处理要求,设计了以TI公司的TMS320C6670为核心的串行RapidIO互连方案,来解决处理器互连遇到的瓶颈问题。测试结果验证了该互连方案的可行性和可靠性,当采用4×、5Gbps配置时,以发送256KB数据量为例,即使选取DDR3作为收、发端的存储器地址,也能实现10Gbps以上的传输速度,因此,串行RapidIO互连方案适用TDD-LTE等新型的无线基站系统。论文分三部分展开,首先介绍了串行Rapid IO的基础理论,研究分析了TDD-LTE测试系统的数据接口需求,抽象出系统初期简化的SRIO测试原理图并给出SRIO电路模块的软件设计框图;随后针对TMDXEVM6670L评估板平台进行SRIO模式选型测试,从外围电路、数据量、存储介质等方面研究分析Rapid IO链路性能,最终确定将NWrite或SWrite作为TDD-LTE测试系统的传输模式;最后基于基带板AMC2C6670完成SRIO链路设计、实现及性能验证测试,测试包括:DSP与主控板间的连通性、DSP与FPGA间的连通性、NWrite传输差错率、NWrite传输速率等,论文从连通性和可靠性两方面去探究接口链路,表明串行Rapid IO能够满足TDD-LTE测试系统的接口要求。
【关键词】：串行Rapid IO TMS320C6670 基带板AMC2C6670 TDD-LTE测试系统
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN929.5
【目录】：

• 摘要5-6
• Abstract6-15
• 第一章 绪论15-18
• 1.1 本论文的研究背景及意义15-16
• 1.2 本论文的结构安排16-18
• 第二章 基于SRIO互连的TDD-LTE测试系统概述18-34
• 2.1 引言18
• 2.2 Rapid IO基础理论18-27
• 2.2.1 串行Rapid IO常见事务的包格式19-20
• 2.2.2 Rapid IO逻辑层20-25
• 2.2.3 SRIO传输层25
• 2.2.4 SRIO物理层25-27
• 2.3 TDD-LTE测试系统27-32
• 2.3.1 TDD-LTE帧结构28-29
• 2.3.2 TDD-LTE测试系统硬件组成框图29-30
• 2.3.3 TDD-LTE测试系统下行链路物理层数据流框图30-31
• 2.3.4 TDD-LTE测试系统中SRIO接口测试原理框图31-32
• 2.3.5 DSP芯片端SRIO接口模块软件设计框图32
• 2.4 本章小结32-34
• 第三章 基于TMDXEVM6670L评估板的SRIO传输模式选型34-70
• 3.1 引言34-38
• 3.1.1 测试开发环境34-36
• 3.1.2 评估板SRIO测试的总体方案36-38
• 3.2 评估板测试平台的模块设计38-52
• 3.2.1 Main PLL Controller电路模块38-42
• 3.2.2 Power/Sleep Controller（PSC）电路模块42-44
• 3.2.3 CorePac中断管理器44-46
• 3.2.4 Chip Interrupt Controller（CIC）电路模块46-49
• 3.2.5 Timer电路模块49-52
• 3.3 基于TMDXEVM6670L的SRIO接口性能测试和选型52-68
• 3.3.1 统计时间方法的精度评估52-54
• 3.3.2 数据量对接口工作效率的影响54-57
• 3.3.3 存储介质对接口工作效率的影响57-58
• 3.3.4 SRIO接口三种自环模式测试对比58-61
• 3.3.5 SRIO接口的Lane通道配置对数据传输速率的影响61-67
• 3.3.6 不同SRIO事务的速率比较67-68
• 3.4 本章小结68-70
• 第四章 基于AMC2C6670的系统SRIO接口实现设计70-90
• 4.1 引言70
• 4.2 TDD-LTE测试系统工作环境70-73
• 4.2.1 TDD-LTE测试系统的硬件平台70-71
• 4.2.2 TDD-LTE测试系统的基带板AMC2C667071
• 4.2.3 TDD-LTE测试系统的SRIO互连拓扑框图71-73
• 4.2.4 TDD-LTE测试系统的接口软件框架73
• 4.3 主控板和DSP间的SRIO连通性测试73-79
• 4.3.1 DSP作为发射端，主控板作为接收端73-77
• 4.3.2 DSP作为接收端，主控板作为发射端77-79
• 4.4 DSP与FPGA之间的SRIO连通性测试79-82
• 4.5 SRIO交换机（Switch）对接口性能的影响82-89
• 4.5.1 基带板SRIO差错率测试82-85
• 4.5.2 基带板NWrite速率测试85-89
• 4.6 本章小结89-90
• 第五章 全文总结90-92
• 5.1 本文工作及贡献90
• 5.2 下一步工作建议和研究方向90-92
• 致谢92-93
• 参考文献93-95
• 个人简历95-96
• 附件96-98

【参考文献】

中国期刊全文数据库 前1条

1 周鹤;高速总线新发展 串行技术的未来[J];新电脑;2005年06期

  本文关键词：基于AMC2C6670的TD-LTE物理层调度及接口实现，由笔耕文化传播整理发布。

本文编号：327655