基于FPGA+DSP的雷达回波信号的处理系统的设计

发布时间：2021-12-10 21:42

　　基于FPGA和DSP芯片相结合的方式,设计了一种基于高性能数字信号处理器的雷达回波信号处理系统。该系统通过对雷达的回波信号进行实时计算以得出被测物的实际距离。系统结合了FPGA和DSP两种芯片各自的优势,极大地提高了系统数据处理的能力,以实现实时准确的物位测量。 

【文章来源】：自动化应用. 2020,(08)

【文章页数】：3 页

【部分图文】：

系统的原理框图

FPGA具有极快的运算速度，IO延时小，因其处理数据是通过硬件来实现的。但是由于FPGA自身构成的特点，FPGA在做混合运算、大量的复杂运算以及浮点运算时，与DSP比较却相形见绌。为充分利用DSP在软件编程上的高灵活性和FPGA在硬件编程上的高效形，本设计将两种方式结合，实现优势互补。FPGA在系统中的主要作用是打包数采数据形成帧格式，产生系统全部时序以及控制逻辑。设计中所有的时序和控制逻辑统一由FPGA产生，读取数据波形并发送至DAC进行转换，然后利用锯齿波调制电压来控制VCO的电压调制端口，使得VCO输出频率为24.2～25.2GHz的线性调频信号[2]。系统中对于采集到的数据的存储、处理和系统工作时序，均由FPGA来完成。在小型高速数采系统中，利用FPGA的强大缓存功能以及更简化的布线，可以使得整个电路系统模块清晰、简化、高效。FPGA模块的结构框图如图2所示。数模采样结束后，数据经锁存器锁存，FIFO对其进行缓存输出。仿真工具选择ISE自带的仿真软件，设置输入输出信号，完成仿真如图3所示。

该系统的实时控制主要由DSP来完成。为了使信号处理速度进一步提升，应对程序进行进一步优化。选择DSP作为主控芯片时需要充分考虑运算速率和总线位宽的需求。DSP的标准工作流程是，首先初始化，在收到触发信号后，数据采集模块开始工作，然后进入等待状态。此时FPGA开始数据采集，当FIFO写满后，DSP接收到FIFO full中断信号，停止FIFO写入，同时DSP开始读取FIFO中的数据，并对读取数据进行计算处理。4 数据处理

【参考文献】：
期刊论文
[1]一种基于IP Core实现FFT变换的新方法[J]. 陈智,王贵锋,柳莺.  自动化与仪器仪表. 2012(02)
[2]基于IP核的FPGA FFT算法模块的设计与实现[J]. 窦秀梅,赵振纲.  无线电工程. 2008(08)



本文编号：3533442