纳米工艺下CMOS集成电路抗辐射加固锁存器设计

发布时间：2017-05-16 06:10

  本文关键词：纳米工艺下CMOS集成电路抗辐射加固锁存器设计，由笔耕文化传播整理发布。

【摘要】：集成电路进入到纳米级工艺后,芯片的可靠性问题已经成为电路设计者最为关心的问题之一。随着半导体技术的发展,晶体管特征尺寸的不断缩小,供电电压的不断降低,导致电路的节点电容不断减小,从而使电路节点的逻辑状态发生翻转所需要的临界电荷(Critical charge)也随之降低,电路越发容易受到封装材料中掺杂的钍和铀发生放射性衰减产生的α粒子以及宇宙射线中的中子引起的单粒子效应的影响。随着芯片集成度的提高,由辐射效应引起的单粒子效应在集成电路中已经越来越明显,严重影响了集成电路的可靠性。针对上述问题,本文深入了研究了一些集成电路抗单粒子效应加固设计方法,主要工作如下：1、介绍了辐射环境的相关知识和辐射效应分类,以及国内外关于集成电路抗辐射的研究现状。详细的讨论了辐射三大效应之一的单粒子效应,并阐明了单粒子效应的机理、分类及其电路故障模型。在电路级重点分析了单粒子效应中单粒子翻转和单粒子瞬态导致集成电路发生软错误的原理。2、针对存储单元中的锁存器容易受到单粒子翻转的影响,导致电路发生软错误的现象,总结了国内外学者提出的抗单粒子翻转加固锁存器设计方案。并分析了各种加固方案的设计原理,比较了其优缺点。为了克服现有方案的不足,本文提出了一种新型的采用了门控时钟技术的抗单粒子翻转加固锁存器结构。在45nmCMOS工艺下的仿真结果表明,提出的方案不但具有较低的性能开销,而且具有快速的软错误自恢复能力。3、随着半导体工艺的不断缩放和供电电压的降低,来自上游组合逻辑传来的单粒子瞬态对电路软错误率的影响越来越显著。为了提高电路的可靠性,本文采用脉冲过滤技术和冗余采样技术,提出了一种能同时具有抗单粒子翻转和抗单粒子瞬态能力的加固锁存器结构。在45nm CMOS工艺下的HSPICE仿真结果表明：提出的加固锁存器工作在透明模式时,能有效的屏蔽组合逻辑传来的故障脉冲；工作在锁存模式时,其任意一个内部节点或输出节点发生单粒子翻转后具有快速自恢复能力。同其他抗单粒子翻转和单粒子瞬态的加固方案相比,提出的方案不仅具有很好的鲁棒性,而且受到温度和工艺偏差的影响较小,具有较好的稳定性。
【关键词】：软错误 单粒子瞬态 单粒子翻转 锁存器 门控时钟
【学位授予单位】：合肥工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN911.8;TN432
【目录】：

• 致谢7-8
• 摘要8-9
• ABSTRACT9-15
• 第一章 绪论15-22
• 1.1 课题研究背景及意义15-18
• 1.2 国内外研究现状18-20
• 1.3 研究内容和创新点20-21
• 1.4 论文组织结构21-22
• 第二章 单粒子效应的基本理论22-32
• 2.1 辐射环境22-25
• 2.1.1 银河宇宙射线22-23
• 2.1.2 太阳宇宙射线23
• 2.1.3 地球俘获带23-25
• 2.1.4 大气辐射环境25
• 2.1.5 其他辐射环境25
• 2.2 辐射效应对集成电路的影响25-26
• 2.3 单粒子效应26-32
• 2.3.1 单粒子效应机理26-27
• 2.3.2 单粒子效应分类27-28
• 2.3.3 单粒子效应电路级建模28-29
• 2.3.4 SEU和SET对电路的影响29-32
• 第三章 抗SEU加固锁存器设计32-45
• 3.1 RHBD技术32
• 3.2 标准静态锁存器工作原理32-33
• 3.3 现有抗SEU锁存器加固方案33-38
• 3.3.1 TMR加固方案33-34
• 3.3.2 DICE加固方案34-35
• 3.3.3 基于C单元的双模冗余加固方案35-36
• 3.3.4 基于检错纠错电路的加固方案36-37
• 3.3.5 基于C单元的冗余反馈回路加固方案37-38
• 3.4 提出的抗SEU锁存器加固方案38-44
• 3.4.1 电路结构和容错原理38-39
• 3.4.2 仿真验证39-40
• 3.4.3 适用范围40-42
• 3.4.4 开销比较42-44
• 3.5 本章小结44-45
• 第四章 抗SEU/SET加固锁存器设计45-57
• 4.1 抗SEU/SET锁存器加固方案45-48
• 4.1.1 基于时空三模冗余技术的加固方案45-46
• 4.1.2 基于C单元的时域采样技术的加固方案46-47
• 4.1.3 基于施密特触发器的脉冲过滤技术的加固方案47-48
• 4.2 提出的SC单元结构48-49
• 4.3 提出的抗SET/SEU锁存器加固方案49-56
• 4.3.1 电路结构和容错原理49-51
• 4.3.2 仿真验证51-52
• 4.3.3 开销比较52-54
• 4.3.4 工艺偏差的影响54-56
• 4.4 本章小结56-57
• 第五章 总结与展望57-59
• 5.1 全文总结57-58
• 5.2 工作展望58-59
• 参考文献59-64
• 攻读硕士学位期间的学术活动及成果情况64

【相似文献】

中国期刊全文数据库 前10条

1 王传杰,王凯,马骏;CMOS集成电路设计中电阻设计方法的研究[J];现代电子技术;2005年08期

2 彭洋洋;吴文光;王肖莹;隋文泉;;单片毫米波CMOS集成电路技术发展动态[J];微电子学;2009年05期

3 王昌林;张勇;李东生;;CMOS集成电路功耗分析及其优化方法[J];舰船电子工程;2006年03期

4 陈曦,庄奕琪,杜磊,胡净;深亚微米CMOS集成电路抗热载流子效应设计[J];微电子学;2003年06期

5 王程有;“浪涌电压”对CMOS集成电路的损害与对策[J];郑州铁路职业技术学院学报;2004年01期

6 胡建平,叶锡恩,王伦耀;CMOS集成电路的一种成品率优化方法[J];浙江师大学报(自然科学版);2000年04期

7 郝变华;;CMOS集成电路电子报警器[J];山西电子技术;1994年02期

8 徐芝兰,杨莲兴;CMOS集成电路低功耗设计方法[J];微电子学;2004年03期

9 沈雷;;CMOS集成电路应用讲座——第六讲 CMOS运算电路[J];电子技术;1983年02期

10 于宗光,徐冬娣;CMOS集成电路静电泄漏实验分析[J];微电子技术;2002年02期

中国重要会议论文全文数据库 前2条

1 马璇;;CMOS集成电路的闩锁及预防[A];第十一届全国可靠性物理学术讨论会论文集[C];2005年

2 李富华;李征帆;代文亮;王玉洋;;深亚微米CMOS集成电路中共面传输线特性研究及应用[A];2003'全国微波毫米波会议论文集[C];2003年

中国重要报纸全文数据库 前1条

1 陕西 沈友;一款CMOS集成电路多路自动巡回转换电路简析[N];电子报;2013年

中国博士学位论文全文数据库 前1条

1 秦军瑞;纳米CMOS集成电路单粒子诱导的脉冲窄化及电荷共享效应研究[D];国防科学技术大学;2013年

中国硕士学位论文全文数据库 前6条

1 朱科翰;CMOS集成电路片上静电放电防护器件的设计与分析[D];江南大学;2008年

2 左晓伟;光纤复接器CMOS集成电路设计[D];南京理工大学;2007年

3 王志;纳米工艺下CMOS集成电路抗辐射加固锁存器设计[D];合肥工业大学;2015年

4 孙斐;基于CMOS集成电路的BCI微传感系统[D];天津大学;2008年

5 肖珂;深亚微米CMOS集成电路静电保护结构设计研究[D];国防科学技术大学;2008年

6 肖航;C类电压控制振荡器的研究[D];电子科技大学;2015年

  本文关键词：纳米工艺下CMOS集成电路抗辐射加固锁存器设计，由笔耕文化传播整理发布。

，

本文编号：369701