一种基于sigma-delta调制的高精度锁相环电路设计与实现
发布时间：2023-05-14 08:22
通信领域所用到的时钟大多数为锁相环产生的时钟,如在通用串行总线(USB)接口芯片中,数据恢复需要高精度、低抖动的本地时钟,因此锁相环是数据传输系统中数据能够稳定传输的基础。然而为了得到高精度的锁相环输出时钟需要额外的外部时钟晶体来提供参考时钟源。为了节约成本和面积,本论文提出了一款不需要外部参考时钟晶体且稳定输出480MHz的锁相环电路设计与实现,该实现可以应用于USB2.0收发器中。本论文首先对小数分频的原理进行分析,然后结合课题的实际应用,介绍了免外部晶体的方法,即利用USB的通信协议计算出芯片内部的RC时钟频率,再经过小数分频到标准的12MHz作为锁相环的参考时钟,最终达到免外部晶体的目的。然后对锁相环每个模块进行线性化建模,分析其传输特性、稳定特性,并对锁相环中各个模块的噪声传输特性进行分析。小数分频锁相环带来高精度的同时也会产生固定的杂散分量。为了消除杂散分量,本论文提出了使用Sigma-Delta调制方法。首先从量化噪声、过采样技术及噪声整形等基本概念入手,然后介绍Sigma-Delta调制器的原理,最后提出使用MASH1-1-1-1结构的Sigma-Delta调制电路,并...
【文章页数】：89 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
第一章 绪论
1.1 锁相环技术的历史与发展
1.2 本论文研究的锁相环的应用背景及意义
1.2.1 选题背景
1.2.2 选题应用方面的意义和价值
1.2.3 国内外发展现状
1.3 本文主要工作
1.4 本论文的结构安排
第二章 小数分频锁相环工作原理及特性分析
2.1 小数分频锁相环(PLL)工作原理
2.2 本课题设计的小数分频工作原理及实现方法
2.2.1 工作原理
2.2.2 实现方法
2.3 锁相环电路模型
2.3.1 鉴频/鉴相器
2.3.2 电荷泵
2.3.3 环路滤波器
2.3.4 压控振荡器
2.3.5 锁相环环路方程及特性分析
2.4 噪声分析及传递函数
2.4.1 相位噪声基础
2.4.2 相位噪传递函数
2.5 本章小结
第三章 SIGMA-DELTA调制器
3.1 基本概念
3.1.1 量化噪声
3.1.2 过采样技术
3.1.3 噪声整形
3.2 Sigma-Delta调制器原理
3.2.1 一阶Sigma-Delta调制器
3.2.2 二阶Sigma-Delta调制器
3.3 小数分频Sigma-Delta调制器设计
3.3.1 用于小数分频的一阶Sigma-Delta调制器
3.3.2 用于小数分频的MASH1-1-1-1设计
3.4 本章小结
第四章 锁相环电路设计与仿真
4.1 鉴频鉴相器(PFD)设计
4.1.1 PFD设计指标
4.1.2 简单的PFD电路实现
4.1.3 本课题设计的PFD电路实现
4.2 电荷泵(CP)设计
4.2.1 基本电荷泵电路
4.2.2 电荷泵电路噪声
4.2.3 电荷泵电荷共享问题
4.2.4 电荷泵电路实现
4.3 低通滤波器(LPF)设计
4.3.1 滤波器电路结构设计
4.3.2 高阶滤波器电路参数设计
4.4 压控振荡器(VCO)设计
4.4.1 性能参数及整体电路
4.4.2 动态Boosted偏置电路
4.4.3 延时单元电路
4.4.4 输出缓冲器电路
4.5 电路仿真
4.5.1 鉴频鉴相器电路仿真
4.5.2 电荷泵电路仿真
4.5.3 压控振荡器电路仿真
4.5.4 数字算法仿真结果
4.5.5 锁相环整体仿真结果
4.6 本章小结
第五章 锁相环版图设计
5.1 版图设计中基本效应
5.1.1 闩锁效应
5.1.2 天线效应
5.1.3 浅槽隔离压力效应
5.2 版图设计中电容的实现方式
5.2.1 CMOS工艺中电容种类
5.2.2 提高单位面积电容值的方法
5.3 锁相环版图实现
5.3.1 锁相环整体布局
5.3.2 鉴频鉴相器版图设计
5.3.3 电荷泵版图设计
5.3.4 压控振荡器版图设计
5.3.5 锁相环整体版图设计
5.4 本章小结
第六章 芯片测试与结果分析
6.1 测试平台
6.2 测试结果
6.2.1 测试条件说明
6.2.2 功耗测试
6.2.3 抖动测试
6.2.4 相位噪声测试
6.3 测试结果分析
6.4 小结
第七章 总结与展望
致谢
参考文献
攻硕期间取得的研究成果
本文编号：3817519
【文章页数】：89 页
【学位级别】：硕士
【文章目录】：
摘要
abstract
第一章 绪论
1.1 锁相环技术的历史与发展
1.2 本论文研究的锁相环的应用背景及意义
1.2.1 选题背景
1.2.2 选题应用方面的意义和价值
1.2.3 国内外发展现状
1.3 本文主要工作
1.4 本论文的结构安排
第二章 小数分频锁相环工作原理及特性分析
2.1 小数分频锁相环(PLL)工作原理
2.2 本课题设计的小数分频工作原理及实现方法
2.2.1 工作原理
2.2.2 实现方法
2.3 锁相环电路模型
2.3.1 鉴频/鉴相器
2.3.2 电荷泵
2.3.3 环路滤波器
2.3.4 压控振荡器
2.3.5 锁相环环路方程及特性分析
2.4 噪声分析及传递函数
2.4.1 相位噪声基础
2.4.2 相位噪传递函数
2.5 本章小结
第三章 SIGMA-DELTA调制器
3.1 基本概念
3.1.1 量化噪声
3.1.2 过采样技术
3.1.3 噪声整形
3.2 Sigma-Delta调制器原理
3.2.1 一阶Sigma-Delta调制器
3.2.2 二阶Sigma-Delta调制器
3.3 小数分频Sigma-Delta调制器设计
3.3.1 用于小数分频的一阶Sigma-Delta调制器
3.3.2 用于小数分频的MASH1-1-1-1设计
3.4 本章小结
第四章 锁相环电路设计与仿真
4.1 鉴频鉴相器(PFD)设计
4.1.1 PFD设计指标
4.1.2 简单的PFD电路实现
4.1.3 本课题设计的PFD电路实现
4.2 电荷泵(CP)设计
4.2.1 基本电荷泵电路
4.2.2 电荷泵电路噪声
4.2.3 电荷泵电荷共享问题
4.2.4 电荷泵电路实现
4.3 低通滤波器(LPF)设计
4.3.1 滤波器电路结构设计
4.3.2 高阶滤波器电路参数设计
4.4 压控振荡器(VCO)设计
4.4.1 性能参数及整体电路
4.4.2 动态Boosted偏置电路
4.4.3 延时单元电路
4.4.4 输出缓冲器电路
4.5 电路仿真
4.5.1 鉴频鉴相器电路仿真
4.5.2 电荷泵电路仿真
4.5.3 压控振荡器电路仿真
4.5.4 数字算法仿真结果
4.5.5 锁相环整体仿真结果
4.6 本章小结
第五章 锁相环版图设计
5.1 版图设计中基本效应
5.1.1 闩锁效应
5.1.2 天线效应
5.1.3 浅槽隔离压力效应
5.2 版图设计中电容的实现方式
5.2.1 CMOS工艺中电容种类
5.2.2 提高单位面积电容值的方法
5.3 锁相环版图实现
5.3.1 锁相环整体布局
5.3.2 鉴频鉴相器版图设计
5.3.3 电荷泵版图设计
5.3.4 压控振荡器版图设计
5.3.5 锁相环整体版图设计
5.4 本章小结
第六章 芯片测试与结果分析
6.1 测试平台
6.2 测试结果
6.2.1 测试条件说明
6.2.2 功耗测试
6.2.3 抖动测试
6.2.4 相位噪声测试
6.3 测试结果分析
6.4 小结
第七章 总结与展望
致谢
参考文献
攻硕期间取得的研究成果
本文编号：3817519
本文链接：https://www.wllwen.com/kejilunwen/wltx/3817519.html
