多模计数器静电放电损伤的失效分析

发布时间：2018-01-12 10:23

本文关键词：多模计数器静电放电损伤的失效分析　出处：《半导体技术》2017年10期 　论文类型：期刊论文

【摘要】：静电放电(ESD)损伤会降低半导体器件和集成电路的可靠性并导致其性能退化。针对一款国产2-32型多模计数器的失效现象,通过分析该计数器的电路结构,利用X射线成像、显微红外热成像、光束感生电阻变化以及钝化层、金属化层去除等技术对计数器进行了失效分析,将失效点准确定位至输出端口逻辑单元电路的2只晶体管上。分析结果表明,多模计数器的ESD损伤使输出端口驱动晶体管以及为负载晶体管提供栅偏置的前级电路晶体管同时受损,导致计数器端口高、低电平输出均失效而丧失计数功能。对相关的失效机理展开了讨论,同时提出了在电路研制和使用过程中的ESD防护措施。
[Abstract]:Electrostatic discharge (ESD) damage can reduce the reliability of semiconductor devices and integrated circuits and lead to degradation of their performance. By analyzing the circuit structure of the counter, using X-ray imaging, micro-infrared thermal imaging, beam-induced resistance change, passivation layer and metallization layer removal, the counter failure analysis was carried out. The failure point is accurately located on two transistors in the output port logic unit circuit. The ESD damage of the multimode counter damages both the output port drive transistor and the front circuit transistor which provides gate bias for the load transistor, resulting in the high port of the counter. The failure mechanism of low level output is discussed and the protective measures of ESD in the process of circuit development and use are put forward.
【作者单位】：中国电子科技集团公司第十三研究所;
【分类号】：O441.1;TH724
【正文快照】： 0引言随着集成度的不断提高和特征尺寸的持续减小,半导体器件和集成电路对过电应力(electricaloverstress,EOS)越来越敏感[1]。研究表明,大约40%的半导体器件和集成电路失效均与EOS相关[2]。其中,静电放电(electrostatic discharge,ESD)引起的失效又是导致EOS失效的主要原因。

【相似文献】