一种结合高精度TDC的快速全数字锁相环
本文选题:全数字锁相环 + 时间数字转换器 ; 参考:《湖南大学学报(自然科学版)》2017年08期
【摘要】:针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号中,从而能够在检测到相位差之后的最多两个输入参考时钟周期内使相位一次性对齐,锁相时间控制在0.72μs之内;设计的上升沿检测电路能够在重构与参考信号同频时,准确地检测两者上升沿是否同时到来并给出相应的使能信号,从而在锁相时关闭时间数字转换电路,大大降低了电路的功耗;优化了多时钟多相位的时间数字转换器粗量化的计算方法,提高了粗量化速度,增大了计数器位宽,扩大了测量范围,并且量化误差控制在0.25ns之内.最后完成了整体设计的RTL级建模及仿真,结果证明,该全数字锁相环具有锁相速度快、量化精度高、稳定性好、功耗低、输出频率便于调整等特点.
[Abstract]:In order to solve the problems such as long period of phase lock and large quantization error of time-digital conversion circuit, an all-digital phase-locked loop based on high-resolution time-digital converter is proposed. The phase modulation module proposed in this paper restores the quantized phase difference into a time series and adds it to the reconstructed signal under the control of the state machine. Thus, the phase can be aligned at one time and the phase locked time is controlled within 0.72 渭 s during the maximum two input reference clock cycles after the phase difference is detected, and the designed rising edge detection circuit can reconstruct the same frequency as the reference signal. Accurate detection of the rising edge of both comes at the same time and the corresponding enabling signal is given so that the power consumption of the circuit is greatly reduced by closing the time digital conversion circuit when the phase is locked; The calculation method of coarse quantization of time-digital converter with multi-clock and multi-phase is optimized, the speed of coarse quantization is improved, the bit width of counter is enlarged, the measurement range is enlarged, and the quantization error is controlled within 0.25ns. Finally, the RTL modeling and simulation of the whole design is completed. The results show that the all-digital PLL has the characteristics of fast phase-locked speed, high quantization accuracy, good stability, low power consumption and easy adjustment of output frequency.
【作者单位】: 中国地质大学(武汉)机械与电子信息学院;
【基金】:国家自然科学基金资助项目(41304078)~~
【分类号】:TN911.8
【相似文献】
相关期刊论文 前10条
1 谢程宏;全数字锁相环的设计[J];电子设计应用;2003年04期
2 李建伟;徐红兵;王毅;;一种锁定相位编程可调全数字锁相环设计[J];现代电子技术;2007年03期
3 蒲晓婷;;全数字锁相环的设计及分析[J];现代电子技术;2008年05期
4 王杰敏;杨虹;;全数字锁相环的设计[J];通信电源技术;2009年03期
5 朱立军;单长虹;李勇;;一种自动变模控制的宽频带全数字锁相环[J];现代电子技术;2009年20期
6 姚富强,张厥盛,邬国扬,杜武林;快速高精度全数字锁相环研究[J];电子学报;1993年07期
7 吴建华,,杨明健;全数字锁相环在瞬态频率测试中的应用[J];南昌大学学报(工程技术版);1995年02期
8 单长虹,邓国扬;一种新型快速全数字锁相环的研究[J];系统仿真学报;2003年04期
9 熊卓列;张深基;;一种参数可动态智能设置的全数字锁相环路[J];陕西理工学院学报(自然科学版);2006年02期
10 谈熙;杨莲兴;;全数字锁相环系统的分析及优化[J];复旦学报(自然科学版);2006年04期
相关会议论文 前3条
1 徐凯;时宇;;全数字锁相环的设计和实现[A];全国第一届信号处理学术会议暨中国高科技产业化研究会信号处理分会筹备工作委员会第三次工作会议专刊[C];2007年
2 张鑫;许录平;;全数字锁相环的设计与分析[A];第二届中国卫星导航学术年会电子文集[C];2011年
3 胡在洲;李晓峰;;基于全数字二阶锁相环的DS-QPSK数字中频通信系统载波同步设计与FPGA实现[A];2008年中国西部青年通信学术会议论文集[C];2008年
相关博士学位论文 前2条
1 周郭飞;数字射频中全数字锁相环技术的研究[D];清华大学;2009年
2 于光明;快速锁定全数字锁相环的分析与设计[D];清华大学;2011年
相关硕士学位论文 前10条
1 高源培;应用于全数字锁相环的时间数字转换器的研究与设计[D];复旦大学;2014年
2 闻章;一种低复杂度的线性全数字锁相环的设计与实现[D];电子科技大学;2015年
3 甘武兵;基于线性增强TDC的全数字锁相环设计[D];电子科技大学;2014年
4 刘丹丹;一种新型宽频域全数字锁相环的研究与设计[D];南华大学;2015年
5 李凤华;宽频域自动变模控制的全数字锁相环的研究[D];南华大学;2016年
6 曹丽芳;三阶全数字锁相环技术研究与FPGA设计[D];西安电子科技大学;2015年
7 莫妍妍;全数字锁相环的研究与设计[D];深圳大学;2016年
8 李易;基于时间数字转换器的全数字锁相环设计[D];东南大学;2017年
9 李应飞;一种时域全数字锁相环的设计[D];西安电子科技大学;2010年
10 张微成;应用于无线通信的全数字锁相环技术[D];上海交通大学;2010年
本文编号:1831104
本文链接:https://www.wllwen.com/kejilunwen/xinxigongchenglunwen/1831104.html