基于BWDSP1042的雷达信号处理若干算法的实现与优化研究

发布时间：2020-09-26 16:55

　　中国电子科技集团公司第三十八研究所在“核高基”重大专项中推出多核雷达信号处理芯片BWDSP1042。BWDSP1042是CETC-38 继 BWDSP100之后,在BWDSP100之上研发的面向雷达的高性能多核数字信号处理器,具有高集成度的指令系统,模块化的结构程序研究和更高的并行性。本课题开展基于BWDSP1042的雷达信号处理若干算法的实现与优化研究,主要内容有：1.基于BWDSP1042的不同点数、不同数据格式FIR算法研究和实现通过熟悉BWDSP1042内部结构和BWDSP1042处理器软件平台ECS (Efficient Coding Studio)指令编排原则,合理安排BWDSP1042内部寄存器和运算部件,给出最佳优化方案,在所需相对较少运算部件前提下,最大提高运算部件利用率,减少算法运行周期。给出BWDSP1042中FIR算法研究具体流程、编写、调用、实际周期、理论周期。2.基于BWDSP1042的不同点数FFT算法研究和实现FFT算法研究时,本课题研究运用基-2时间抽取FFT算法、基于原位部分逆序高效FFT算法以及特有模八寻址方式,很大程度上提高FFT算法效率。与FIR算法研究类似,课题研究合理安排BWDSP1042内部寄存器和运算部件,提高运算部件利用率,减少算法运行周期。给出BWDSP1042中FFT算法研究具体流程、编写、调用、实际周期、理论周期。3.课题研究算法有效性验证通过对各算法所需运算部件总数及BWDSP1042内部运算部件数做分析,得出算法理论周期与本课题研究算法实际主循环周期比基本达到80%以上,即能够最大化合理利用BWDSP1042运算部件；与其他主流高性能DSP芯片(如TMS320C6678、BWDSP100、ADSP-TS201)内部函数库算法的周期和运行时间作对比,并与MATLAB生成标准数据作误差对比。结果表明,本课题研究算法在充分利用其运算部件后,算法周期和时间相对TMS320C6678、ADSP-TS201和BWDSP100有很大缩减(与ADSP-TS201周期比高大15.77),误差范围相似。本课题研究基本完成提升运算部件利用率,提高算法效率,充分发挥BWDSP1042运算部件优势,这对提升我国自主研发的雷达信号处理芯片的性能具有重要的意义。
【学位单位】：安徽大学
【学位级别】：硕士
【学位年份】：2016
【中图分类】：TN957.51
【文章目录】：
摘要
Abstract
第一章绪论
    1.1 课题研究背景
    1.2 课题研究现状
    1.3 课题研究目标
    1.4 课题研究内容
    1.5 课题研究组织结构
第二章 BWDSP1042基本介绍
    2.1 BWDSP1042硬件构架
        2.1.1 BWDSP1042执行宏介绍
        2.1.2 BWDSP1042运算部件介绍
    2.2 BWDSP1042数据格式
    2.3 BWDSP1042内存空间分配
    2.4 BWDSP1042软件编写平台ECS(Efficient Coding Studio)简介
    2.5 本章小结
第三章基于BWDSP1042的FIR算法研究
    3.1 FIR基本结构
    3.2 FIR滤算法在BWDSP1042中的研究思路
        3.2.1 FIR算法的乘累加核心
    3.3 FIR算法在BWDSP1042中的研究过程
        3.3.1 16阶40点(2048点)实数块FIR算法
        3.3.2 16阶40点(1024)点复数块CFIR算法
        3.3.3 本课题研究FIR算法与其他主流DSP芯片内FIR算法对比
    3.4 本章小结
第四章基于BWDSP1042的FFT算法研究
    4.1 FFT算法基本原理
    4.2 FFT算法在BWDSP1042中的研究思路
        4.2.1 基-2时间抽取FFT算法
        4.2.2 一种基于原位部分逆序的高效FFT算法
    4.3 FFT算法在BWDSP1042中的研究过程
        4.3.1 256点16bit定点FFT算法
        4.3.2 1024点16bit定点FFT算法
        4.3.3 本课题研究FFT算法与其他主流DSP芯片内FFT算法对比
    4.4 本章小结
第五章总结与展望
    5.1 总结
    5.2 展望
参考文献
参加项目
致谢

【相似文献】