快速锁定全数字锁相环的研究与设计

发布时间：2020-12-12 09:12

　　锁相环（PLL:Phase-lockedLoop）是实现数字信号同步的关键模块,它利用反馈控制原理,使得输出信号与输入信号的相位、频率之间,保持一定的关系。锁相环技术被提出至今,在集成电路设计、无线通信等众多领域内都有着广泛的应用,且大量地运用于数据时钟恢复电路、频率综合电路等专用集成电路设计之中。近年来,5G与物联网一直引领着科技的浪潮,PLL的重要作用更加凸显。新的应用场景对PLL提出了新的要求。近十年的时间,全数字锁相环（All Digital Phase-locked Loop,ADPLL）逐渐成为了锁相环的后起之秀,其对高级数字信号处理技术的适配、对低电压工艺的兼容以及对工艺迁移与升级的良好支持等优点,使其受到了业界的广泛关注,发展迅猛。当代无线通信对数据实时性要求严苛,使得快速锁定成为了锁相环领域研究的重要课题。本文研究并设计了一种能够实现快速锁定的全数字锁相环电路。为了实现快速锁定,本文创新性提出了一种基于相域计算的全数字锁相环鉴相算法及锁定算法。其中,新鉴相算法的差分鉴相关系式由传统算法推导而来,锁定算法则是通过进一步的数学推导与结果分析,基于新的动态的步长调整策略提出... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：91 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 研究背景与意义
    1.2 快速锁定全数字锁相环的发展以及研究现状
    1.3 论文主要创新点
    1.4 论文组织结构
第二章 快速锁定全数字锁相环及相关模块概述
    2.1 传统的基于相域的鉴相算法与锁定算法概述
        2.1.1 理想归一化瞬态相位的推导
        2.1.2 实际归一化瞬态相位的推导
        2.1.3 差分鉴相关系式
        2.1.4 数控振荡器的控制逻辑
        2.1.5 数控振荡器控制码字的调节步长的选定策略
        2.1.6 Python行为级建模
    2.2 时间-数字转换器的设计
        2.2.1 时间-数字转换器的工作原理
        2.2.2 时间-数字转换器的常见结构
    2.3 数控振荡器的设计
        2.3.1 振荡器的基本原理
        2.3.2 振荡器的常见结构
    2.4 本章小结
第三章 快速锁定全数字锁相环的新型鉴相算法与锁定算法
    3.1 传统的基于相域的ADPLL可能面临的问题
    3.2 新型鉴相算法
    3.3 新型锁定算法
        3.3.1 动态调整步长策略
        3.3.2 锁相环连续工作时的加速策略
    3.4 新型鉴相、锁定算法的总结及Python行为级建模
    3.5 新型鉴相、锁定算法与传统算法的对比
    3.6 新型鉴相、锁定算法的误差来源
    3.7 本章小结
第四章 快速锁定全数字锁相环的核心模块设计与分析
    4.1 时间-数字转换器的设计
        4.1.1 快速锁定全数字锁相环的时间-数字转换器的误差分析
        4.1.2 快速锁定全数字锁相环的时间-数字转换器的电路结构设计
    4.2 数控振荡器的设计
        4.2.1 基本延迟单元的设计
        4.2.2 谐振环路设计
    4.3 本章小结
第五章 快速锁定全数字锁相环的设计实现
    5.1 整体结构
    5.2 时间-数字转换器的实现方案
    5.3 算法核心模块
        5.3.1 外部激励稳定时的锁定过程
        5.3.2 外部激励变化时的锁定过程
    5.4 数控振荡器
        5.4.1 环形数控振荡器的设计方法
        5.4.2 环形数控振荡器的设计实现
    5.5 整体仿真及性能对比
    5.6 本章小结
第六章 总结与展望
    6.1 论文总结
    6.2 工作展望
参考文献
致谢
攻读硕士学位期间取得的成果


【参考文献】：
期刊论文
[1]A fast-locking bang-bang phase-locked loop with adaptive loop gain controller[J]. Jincheng Yang,Zhao Zhang,Nan Qi,Liyuan Liu,Jian Liu,Nanjian Wu.  Journal of Semiconductors. 2018(12)
[2]基于FPGA的TDC设计及非线性校正[J]. 金博存,杨瑞强.  真空与低温. 2018(05)
[3]一种带有亚稳态消除电路的TDC设计方案[J]. 尤帅,艾国润,刘俐宏,杨赟秀,袁菲,甄少伟,贺雅娟,罗萍.  电子器件. 2016(06)
[4]基于TDC-GP2的时间间隔测量模块研究[J]. 马小燕.  机电信息. 2012(36)
[5]低电压环形振荡器设计[J]. 江金光,李天望.  通信学报. 2007(06)

硕士论文
[1]基于FPGA的高效率时间数字转换器设计[D]. 王建利.杭州电子科技大学 2019
[2]基于DLL的多级内插时间数字转换器的仿真设计[D]. 叶棪.中国科学技术大学 2018
[3]高频CMOS数字锁相环关键技术研究[D]. 张攀.西安电子科技大学 2018
[4]全数字可综合低功耗时钟生成器的设计与实现[D]. 周百柯.电子科技大学 2018
[5]高分辨率时间数字转换器的研究与设计[D]. 叶巧.哈尔滨工业大学 2017
[6]面向综合的数控振荡器与全数字锁相环研究与设计[D]. 代睿.西安电子科技大学 2017
[7]皮秒分辨率的FPGA-TDC技术研究[D]. 张敏.西安电子科技大学 2013
[8]1.244GHz、0.25mm CMOS工艺可变分频比锁相环倍频器设计[D]. 陈红林.东南大学 2004



本文编号：2912260