一种射频数字一体化宽带收发模块设计

发布时间：2022-01-10 09:17

　　针对中大型机载有源相控阵雷达系统的需求,提出一种射频数字一体化高集成宽带收发模块的设计方案。相比于传统雷达收发系统的射频、数字部分独立设计的方式,本设计将射频前端电路与数字收发电路集成在一个标准6UASAAC插件内,以提高集成度、降低功耗。该模块可以实现2GHz以上瞬时带宽的宽带激励信号产生和宽带信号采集。本文先详细介绍了一体化收发模块的硬件组成和设计原理,其次介绍了FPGA软件设计思想,最后给出该模块的硬件测试和数据分析结果。 

【文章来源】：雷达科学与技术. 2020,18(03)北大核心

【文章页数】：6 页

【部分图文】：

一体化高集成度宽带收发模块基本组成框图

宽窄带模拟激励模块链路如图2所示。DAC输出的中高频信号经过开关分别送入倍频支路和变频支路。倍频支路将信号进行二倍频并滤波放大，产生瞬时带宽2GHz的宽带激励信号。变频支路将信号与本振混频，滤波放大得到8～12GHz的射频信号窄带激励信号。宽窄带激励信号由开关控制切换、分时输出。图1中的解调模块将宽带回波射频信号经过放大、滤波、混频，正交解调为基带I/Q信号，送入ADC进行数字采样。

仿真软件采用Agilent ADS2011。图3为两片ADC时钟信号输入路径仿真结果。由结果可以看到两路时钟信号幅度相位一致性很高。两路2.4GHz采样时钟在PCB走线上只差22ps。图4为两片ADC输入信号在1.8GHz频率下的仿真结果。结果表明两路信号的幅度相位一致性很好。由图4(c）可见，在1.8GHz频率下，两通道相对延迟时间相差仅2.2ps，足以满足设计需求。

【参考文献】：
期刊论文
[1]宽带数字阵列雷达通道均衡方法的设计与实现[J]. 张月,鲍庆龙,杨剑,陈曾平.  信号处理. 2010(03)

博士论文
[1]射频功放数字预失真线性化技术研究[D]. 詹鹏.电子科技大学 2012

硕士论文
[1]基于FPGA的宽带多通道信号发生器研制[D]. 刘少华.西安电子科技大学 2018
[2]宽带雷达通道信号处理[D]. 董明阳.西安电子科技大学 2017
[3]基于FPGA的高速零中频IQ均衡算法研究与实现[D]. 宋天阳.电子科技大学 2017



本文编号：3580453