基于ZYNQ的AES算法的高性能实现

发布时间：2017-08-22 23:12

  本文关键词：基于ZYNQ的AES算法的高性能实现

  更多相关文章： AES ZYNQ AXI SoC

【摘要】：AES(Advanced Encryption Standard),在密码学中又称Rijndael加密法,是美国联邦政府采用的一种区块加密标准,用于取代原先的DES(Data Encryption Standard),已被多方分析且广为全世界所使用。AES由美国国家标准与技术研究院(NIST)于2001年发布,并在2002年5月26日成为有效的标准,已成为对称密钥中最流行的算法之一。AES算法的实现有多种方式：软件实现比较灵活,通用性强,便于应用到各种场合；硬件实现能获得更高的性能,可以满足许多应用的要求。本文选择使用一种新型的SoC——Xilinx的ZYNQ器件实现AES算法。ZYNQ为双核架构,其PS(Processing System)侧可运行操作系统,执行软件程序,完成各种任务,PL(Programmable Logic)侧可完成AES算法的优化和加速,提供给PS侧使用,双方通过高性能的AXI总线进行数据交互。由于ZYNQ架构的优势,与以往的设计相比,本设计同时具备了软件实现的通用性和硬件实现的高性能。本文首先研究AES算法结构,对算法中多次使用的子模块进行深入分析,对关键模块字节替换和列混淆做了优化,采用VIVADO开发工具,使用VHDL硬件描述语言完成AES算法的设计输入、功能测试、时序仿真。然后将设计的AES算法封装为符合AXI总线协议的IP核,实现设计复用。AES算法IP可集成到PL侧,作为标准AXI流模块供PS侧软件程序调用。在各模块仿真正确的基础上,将AES算法IP集成到系统工程中,在ZedBoard开发板上完成了最终实际测试,通过AES算法IP和AES计算平台两者的结果对比验证了设计的正确性。最后给出了AES算法的性能分析和资源占用,结果表明本设计性能优异。本设计使用了1844个SliceLUTs、803个Slice Registers和2个Block RAMs,加密吞吐率达到了1828Mbps,解密吞吐率达到了1066Mbps,可以满足大多数应用的加解密任务要求。
【关键词】：AES ZYNQ AXI SoC
【学位授予单位】：北京交通大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN918.4
【目录】：

• 致谢5-6
• 摘要6-7
• ABSTRACT7-10
• 1 引言10-15
• 1.1 研究背景及意义10-11
• 1.2 相关技术的发展历史与研究现状11-12
• 1.2.1 数据加密标准DES11-12
• 1.2.2 高级加密标准AES12
• 1.3 AES算法的研究现状12-14
• 1.4 论文主要内容和章节安排14-15
• 2 AES算法介绍15-27
• 2.1 基本特点15-16
• 2.2 算法子模块16-22
• 2.2.1 有限域上的计算17-18
• 2.2.2 字节替换与逆字节替换18-20
• 2.2.3 行位移与逆行位移20
• 2.2.4 列混淆与逆列混淆20-21
• 2.2.5 轮密钥加21-22
• 2.3 AES加解密流程22-25
• 2.4 密钥扩展25-26
• 2.5 本章小结26-27
• 3 设计平台介绍27-34
• 3.1 ZYNQ介绍27-32
• 3.1.1 SoC发展27-28
• 3.1.2 ZYNQ内部架构28-30
• 3.1.3 ZYNQ片内总线30-32
• 3.2 ZedBoard介绍32-33
• 3.3 本章小结33-34
• 4 AES算法的ZYNQ实现34-50
• 4.1 AES算法IP接口定义35-39
• 4.1.1 AXI-Stream接口35-37
• 4.1.2 AES算法IP接口信号37-39
• 4.2 AES算法IP总体结构39-41
• 4.2.1 IF接口模块40
• 4.2.2 控制单元模块40
• 4.2.3 加密模块40-41
• 4.2.4 解密模块41
• 4.2.5 密钥扩展模块41
• 4.3 AES算法的流水线结构41-44
• 4.4 系统子模块设计44-49
• 4.4.1 字节替换与逆字节替换的设计45-46
• 4.4.2 列混淆与逆列混淆的设计46-49
• 4.4.3 密钥扩展的设计49
• 4.5 本章小结49-50
• 5 AES算法IP的验证和性能分析50-61
• 5.1 子模块的仿真验证50-55
• 5.1.1 加密模块仿真50-51
• 5.1.2 解密模块仿真51-53
• 5.1.3 密钥扩展模块仿真53-54
• 5.1.4 AES算法模块仿真54-55
• 5.2 AES算法IP的验证55-59
• 5.2.1 仿真验证55-56
• 5.2.2 开发平台在线验证56-59
• 5.3 AES算法IP的性能分析59-60
• 5.4 本章小结60-61
• 6 总结和展望61-63
• 6.1 总结61
• 6.2 展望61-63
• 参考文献63-66
• 作者简历及攻读硕士学位期间取得的研究成果66-68
• 学位论文数据集68

【相似文献】

中国期刊全文数据库 前10条

1 曹晓丽;王爱强;;AES算法研究[J];洛阳师范学院学报;2011年08期

2 崔国华,唐国富,洪帆;AES算法的实现研究[J];计算机应用研究;2004年08期

3 李银;金晨辉;;适合AES算法硬件实现的新S盒[J];计算机应用;2007年04期

4 王红珍;张根耀;李竹林;;AES算法及安全性研究[J];信息技术;2011年09期

5 章登义,毛从武,李永忠;AES算法及其在DSP中优化实现[J];计算机工程与科学;2005年09期

6 谢孝青;高琳;;基于结构共享和多级流水线的AES算法硬件实现[J];电子科技;2009年03期

7 王枢;;基于十进制改进的AES算法研究[J];电脑知识与技术;2011年20期

8 徐卉;;WLAN数据加密技术中AES算法的分析与改进[J];电脑知识与技术;2009年03期

9 丁汉吉;何蕾;阮树骅;;AES算法研究及实现分析[J];网络安全技术与应用;2007年11期

10 肖媛媛;;防火墙AES算法分析设计[J];山东纺织经济;2009年01期

中国重要会议论文全文数据库 前2条

1 刘晶;;基于改进AES算法对数字图书馆文档加密的研究[A];华北地区高校图协第二十四届学术年会论文（文章）汇编[C];2010年

2 禹金璐;龙翔;高小鹏;;支持变长密钥的AES算法的FPGA实现[A];2007北京地区高校研究生学术交流会通信与信息技术会议论文集（上册）[C];2008年

中国硕士学位论文全文数据库 前10条

1 于岩;基于FPGA的AES算法研究与应用[D];黑龙江大学;2015年

2 胡文振;基于ZYNQ的AES算法的高性能实现[D];北京交通大学;2016年

3 薛小铃;基于FPGA的AES算法的设计与实现[D];福州大学;2011年

4 裴莹;基于OpenCL的AES算法的多线程并行实现[D];吉林大学;2012年

5 王张亘;智能卡中抗边信道攻击的AES算法的软件实现[D];重庆大学;2014年

6 黄晓泓;基于AES算法的硬件功能保护的验证和FPGA实现[D];华南理工大学;2010年

7 郭自豪;一种适合营级以下单位使用的AES算法的FPGA实现[D];西安电子科技大学;2012年

8 代大勇;AES算法及其DSP实现[D];哈尔滨工业大学;2008年

9 师攀攀;基于多核的AES算法的并行优化与实现[D];郑州大学;2012年

10 林娟娟;基于FPGA的AES算法优化与设计研究[D];西南交通大学;2012年

，

本文编号：721587