基于FPGA的科氏质量流量计相位差算法研究与实现

发布时间：2017-12-23 00:04

本文关键词：基于FPGA的科氏质量流量计相位差算法研究与实现　出处：《广西大学》2015年硕士论文　论文类型：学位论文

更多相关文章： CMFM 离散傅里叶变换 FPGA 有源滤波

【摘要】：伴随现代工业高速发展,可靠高效的精密质量流量计量仪器存在大量需求。基于科氏力效应的科里奥利质量流量计能够以直接方式测量质量流量,引起广泛关注并成为研究热点。其中相位差是反映该类型质量流量测量结果的关键参数。使用传统的比较器模拟电路处理方式,无法实现高精度的过零点检测。利用数字信号处理方式为提高相位检测精度提供了可能性,但理论上算法往往过于复杂,需要过多的乘法器,对处理器要求较高。本文研究在FPGA (Field Programmable Gate Array,现场可编程门阵列)基础上设计使用较少乘法器的算法实现相位差的高精度测量。首先,文章以按基抽取法分析离散傅里叶变换,考察在不同基数下其运算量和所使用乘法器的数量,综合运算量和乘法器使用量得出合适的基数。以该基数进行Matlab编程仿真,完成地址变换和蝶形处理单元,输入不同点数的带白噪声采样信号,分析点数对相位精度的影响。研究结果表明基数提高时乘法器的使用量也增多,但运算量的减少量不是很大,其中以基数2所使用的乘法器最少,综合得到2为合适的基数。通过不同点数的采样数据处理得到的相位结果表明,点数的增加对精度的提高具有正向影响,取1024点时能够将相对误差降到两位小数以下。然后,文章确定算法后以FPGA为基础进行了系统的硬件和软件设计。一是硬件方面,主要是对信号进行预处理滤波、放大和采样。滤波模块为有源巴特沃斯低通滤波器,以对应的归一化滤波器模型求出滤波器阶数为4,模块滤除120Hz以上的阻带信号且抑制增益达到-49.6dB；放大模块实现小信号50倍放大,信号以负反馈方式放大后转换为差动输出；模数转换模块对ADS1255进行完整的外围电路设计,对放大模块输出的信号实现高精度采样。二是软件方面,在FPGA上除了必要的SPI (Serial Peripheral Interface,串行外设接口),UART (Universal Asynchronous Receiver/Transmitter,通用异步收发传输器)通信总线外,主要内容是对1024点的基2抽取法实现。SPI模块实现与ADS1255一致的片上SPI时序,完成数据收发；UART模块负责将结果发回到PC端,实现了无流控制的发送功能；作为软件的主体部分,基2抽取法实现模块包含地址变换,数据存储,蝶形处理单元等子模块,完成1024点的基2抽取算法。在完成软硬件后,以多组信号输入,测量结果表明相位差测量精度达到0.01度,最后系统完成高精度测量目标,工作可靠有效。设计过程所使用FGPA开发平台由广西科学院提供。
【学位授予单位】：广西大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN791;TH814

【参考文献】