14基于FPGA技术的激光测距系统研究

发布时间：2016-12-15 13:13

本文关键词：基于FPGA技术的激光测距系统研究，由笔耕文化传播整理发布。

５激光测距软件设计；脉冲激光测距系统的软件设计主要包括：；ｌ、对ＦＰＧＡ芯片的硬件描述语言设计以实现对激光；２、对控制模块中的单片机汇编编程以实现对ＦＰＧＡ；３、对显示模块的单片机汇编编程以实现对控制模块数；５．１ＦＰ强苍片程序设计；ＦＰＧＡ的全称为现场可编程逻辑门阵列，用户可以根；硬件描述语言（皿Ｌ）是一种用形式化方法描述数字电；目前，这种高层次（ｈｉｇｈ

５激光测距软件设计

脉冲激光测距系统的软件设计主要包括：

ｌ、对ＦＰＧＡ芯片的硬件描述语言设计以实现对激光信号的编码译码和内部时钟的倍频分频等功能。

２、对控制模块中的单片机汇编编程以实现对ＦＰＧＡ数据的读取、数据转换以及与显示模块的数据通讯等功能。

３、对显示模块的单片机汇编编程以实现对控制模块数据的读取和控制ＬＣＤ液晶屏对数据进行显示等功能。

５．１ＦＰ强苍片程序设计

ＦＰＧＡ的全称为现场可编程逻辑门阵列，用户可以根据自己的需要用硬件描述语言编写程序，然后烧写到ＦＰＧＡ芯片内，从而实现自己需要的逻辑电路。大部分ＦＰＧＡ芯片的程序都储存在片外的一个存储器内，上电后程序自动导入ＦＰＧＡ芯片。

硬件描述语言（皿Ｌ）是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（ＥＤＡ）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ＡＳＩＣ或现场可编程门阵列ＦＰＧＡ自动布局布线工具，把网表转换为要实现的具体电路布线结构。

目前，这种高层次（ｈｉｇｈ－ｌｅｖｅｌ－ｄｅｓｉｇｎ）的方法已被广泛采用。据统计，目前在美国硅谷约有９０％以上的ＡＳＩＣ和ＦＰＧＡ采用硬件描述语言进行设计。

硬件描述语言ＨＤＬ的发展至今已有２０多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到２０世纪８０年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。２０世纪８０年代后期，Ｖ皿Ｌ和ＶｅｒｉｌｏｇＨＤＬ语言适应了这种趋势的要求，先后成为ＩＥＥＥ标准。

５．１．１．ＩⅧＤＬ硬件描述语言

ＶＨＤＬ诞生于１９８２年。在１９８７年底，ＶＨＤＬ被ＩＥＥＥ和美国国防部确认为标准硬件描述语言。自ＩＥＥＥ公布了ＶｔＩＤＬ的标准版本，ＩＥＥＥ－１０７６（简称８７版）之后，各ＥＤＡ公司相继推出了自己的ＶＨＤＬ设计环境，或宣布自己的设计工具可以和ｖＨＤＬ接口。此后ＶＨＤＬ在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。

５．Ｉ．１．２Ｖｅｒｉｌｏｇ眦硬件描述语言

ＨＤＬ是由ＧＤＡ（ＧａｔｅｗａｙＤｅｓｉｇｎＶｅｒｉｌｏｇＡｕｔｏｍａｔｉｏｎ）公司的ＰｈｉｌＭｏｏｒｂｙ在１９８３

年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。１９８５年Ｍｏｏｒｂｙ推出它的第三个商用仿真器Ｖｅｒｉｌｏｇ－ＸＬ，获得了巨大的成功，从而使得ＶｅｒｉｌｏｇＨＤＬ迅速得到推广应用。１９８９年ＣＡＤＥＮＣＥ公司收购了ＧＤＡ公司，使得Ｖｅｒｉｌｏｇ皿Ｌ成为了该公司的独家专利。１９９０年ＣＡＤＥＮＣＥ公司公开发表了ＶｅｒｉｌｏｇＢＤＬ，并成立ＬＶｌ组织以促进ＶｅｒｉｌｏｇＨＤＬ成为ＩＥＥＥ标准，即ＩＥＥＥＳｔａｎｄａｒｄ．１３６４—１９９５｛Ｉｌｌ。

５．１．２ｖ丑阢设计

ＨＤＬ就偏重于硬件一些，ＶｅｒｉｌｏｇＨＤＬ的底层统合做得非常好。而Ｖ帅ＬＶｅｒｉｌｏｇ

的逻辑综合就较之ＶｅｒｉｌｏｇＨＤＬ要出色一些。本设计采用的硬件描述语言为ＶＨＤＬ。５．１．２．１ＦＰＧ＾片内ＰＬＬ倍须

本设计选用的ＦＰＧＡ芯片为ＡＬＴＥＲＡ公司的ＥＰｌＣ３Ｔ１４４Ｃ６，芯片内部有１个锁相环（ＰＬＬ），可以输出２路可以调节相位差的时钟脉冲，每一路时钟脉冲的最高频率为４００Ｍ赫兹，通过４．３．２节的计时方法，可以在４００Ｍ赫兹的时钟频率下实现相当于计数频率为８００Ｍ赫兹的计时时钟。

５．１．２．２外部时钟分频

受激光发射端能量以及电路等限制，激光的发射频率不可能太高，另一方面，对于动态试验，激光发射的频率越高，其探测精度就越高。鉴于以上两方面的因素，应该在满足发射端能量和电路的前提下，尽可能地提高激光的发射频率。经过理论推４８

导和试验的验证，最终确定激光发射端的发射频率为１００００赫兹。电路的外部时钟频率为５０兆赫兹，远大于激光的发射频率，因此需要对外部时钟进行分频，作为激光发射的控制时钟。

用ＶＨＤＬ语言定义一个激光发射控制信号，和一个１３位的二进制计数时钟，对外部５０兆赫兹时钟进行计数，当计数时钟从０００００００００００００计到１００１１１０００１０００（十进制为５０００）时，给激光发射控制信号一个脉冲，使发射模块发射激光，同时清零１６位计数时钟，重新开始计数进行下一轮循环。

ＶＨＤＬ语言设计时把上述程序置于以外部时钟信号为敏感变量的Ｐｒｏｃｅｓｓ进程内，即可产生频率为１００００赫兹的激光发射控制脉冲信号。

５．１．２．３发射接收模块激光信号编解码

信号的编码方式直接影响着测距系统的测量精度以及反应速度等方面，为此在编码方面定义了多种测量模式，根据具体的工作环境选择相应的工作模式。信号的编码和解码部分由ＦＰＧＡ控制模块实现。

５．１．２．３．１工作模式０编程

激光测距系统在工作模式０状态下，ＦＰＧＡ控制部分控制发射以及接收模块的工作时序，发射模块以１００００赫兹的频率不断发射激光脉冲信号，接收部分在时间窗内进行激光回波探测，每次发射激光脉冲信号时，计数器清零当接收到激光回波信号时，把计数结果送单片机。

５．１．２．３．２工作模式１编程

激光测距系统在工作模式１状态下，ＦＰＧＡ控制部分控制发射以及接收模块的工作时序，发射模块以１００００赫兹的频率不断发射激光脉冲信号，其中每２个编码信号为一个发射信号组，每次发射激光脉冲信号组时，计数器清零。接收部分在时间窗内进行激光回波探测，当接收到的回波信号与发射的编码信号相符时，把计数结果送单片机。

５．１．２．３．３工作模式２编程

激光测距系统在工作模式２状态下，ＦＰＧＡ控制部分控制发射以及接收模块的工作时序，发射模块以１００００赫兹的频率不断发射激光脉冲信号，其中每４个编码信号

为一个发射信号组，每次发射激光脉冲信号组时，，计数器清零。接收部分在时间窗内进行激光回波探测，当接收到的回波信号与发射的编码信号相符时，保存计数器数值，连续测量ｌＯ次取平均值后送单片机。

５．１．２．３．４工作模式３编程

激光测距系统在工作模式３状态下，ＦＰＧＡ控制部分控制发射以及接收模块的工作时序，发射模块以１００００赫兹的频率不断发射激光脉冲信号，其中每８个编码信号为一个发射信号组，每次发射激光脉冲信号组时，计数器清零。接收部分在时间窗内进行激光回波探测，当接收到的回波信号与发射的编码信号相符时，保存计数器数值，连续测量５０次取平均值后送单片机。

５．２单片机程序设计

５．２．１拦制模块单片机

该部分单片机读取由ＦＰＧＡ计数器送来的数据，并将数据送予ＰＣ、ＬＣＤ等显示终端，单片机的ＪＯ口直接与ＦＰＧＡ的Ｉｏ口连接，读取数据后将数据转化为时间量，再转化为距离量，由异步串口送出。

５．２．２【脚显示模块单片机

对该部分单片机设置定时中断，不断读取控制模块送来的距离量，并且将工作模式和距离量显示于ＬＣＤ液晶屏如图５．２．２．１，实现数据显示。

图５．２．２．１

ＬＣＤ显示模块

硕士论文基于ＦＰＧＡ技术的激光测距系统研究６误差分析和实验

６．１脉冲式激光测距系统误差分析

激光测距系统的测量精度受多方面的影响，主要有噪声、脉冲宽度和幅度、电路延迟、计时频率等。其中电路延迟部分可以通过实际测量计算出并对结果进行修正。计时时钟频率虽然能够达到８００兆，但由此造成的测量误差仍然在Ｏ．５米左右。６．１．１嗓声来源

测距系统的噪声主要包括放大器的噪声、光电二极管的暗流噪声、背景光的闪烁噪声、信号自身的闪烁噪声以及来自电源或者其他外部电干扰等ｎ２１。

６．１．２激光脉冲宽度和幅度变化原因

理论上激光脉冲的宽度是由测距控制模块给出的发光脉冲的宽度决定的，脉冲幅度是由激光发射模块ＭＯＳ管的控制电压决定的。但是实际工作中，系统的温度、放大器的带宽和线性度以及来自电路板的干扰都会影响激光脉冲信号的宽度和幅度。而脉冲宽度直接影响着测量精度，脉冲幅度影响着最大量程，特别的当信号幅度过大时，脉冲宽度就会失真。

６．１．３电路延迟误差

电路延迟分为固定延迟和非固定延迟两部分。其中固定延迟是信号在控制模块、发射模块、接收模块传输时消耗的必要时间，这段时间可以通过实验的方法计算出来，并且可以对激光测距方程进行修正，从而可以避免固定延迟部分产生的误差。非固定延迟误差主要由温度的变化等造成。

６．１．４时间舅量误差

由于计数利用的是回波信号的前沿作为计数器停止计数的标志，而回波信号并不是理想的方波信号，其前沿具有一定的倾斜，而且针对不同的目标物回波信号的强弱也不一样，用一个固定的阈值与回波信号作比较来停止计数器计数势必会引起计时误差。

另一方面，从激光发射计时器开始计数到接收到激光信号，计数器停止计数所５ｌ

下载地址：14基于FPGA技术的激光测距系统研究_图文.Doc

　　【】