当前位置:主页 > 科技论文 > 自动化论文 >

基于深度学习的目标检测算法FPGA实现

发布时间:2021-06-01 22:49
  目标检测在人工智能、医疗研究和国防安全等民用和军用领域等都应用广泛,基于深度学习的目标检测算法是利用卷积神经网络CNN(Convolutional Neural Network)提取特征并完成图像分类和定位,精度和速度相较于传统算法都大幅度提升,但卷积神经网络往往存在庞大的参数量和计算量,并且网络层参数和结构多变,这导致目标检测算法很难应用在资源有限、要求高处理速度和低功耗的嵌入式场合。相较于GPU和ASIC嵌入式平台,FPGA具有低成本、可重构、能效比高等优势,本文在FPGA硬件平台上完成基于深度学习的目标检测算法硬件加速实现,主要的研究工作如下:1.本文针对采用的ZYNQ 7100异构硬件平台,结合以CNN为核心的目标检测算法可硬件加速的分析结果,在一定的设计要求下,完成了基于软硬件协同设计思想的研究任务划分和总体架构设计。2.基于总体架构设计,本文借助Roofline模型评估了一系列典型的基于深度学习的目标检测算法在ZYNQ 7100硬件平台实现时能达到的理论性能上限,同时考虑算法检测准确率、模型复杂度等因素,最终选择了最适合部署在该平台上的目标检测算法Mobilenet-SSD... 

【文章来源】:哈尔滨工业大学黑龙江省 211工程院校 985工程院校

【文章页数】:81 页

【学位级别】:硕士

【部分图文】:

基于深度学习的目标检测算法FPGA实现


目标检测算法性能概况

软硬件协同设计,开发板,时钟,目标检测


哈尔滨工业大学工程硕士学位论文PL 端 DSP:2020 个;PS 和 PL 通信接口:AXI_ACP,AXI_HP(64bit)x4,A时钟资源: 可编程 LVDS 时钟,可用于 MGT 接口; 200 MHz LVDS oscillator (system clock); 33.333MHz PS 端系统时钟;两个 USB 转 UART 串口,分别连接 PS 和 PL 端;SFP+ 接口 x2,QSFP+接口,USB Host 接口 x4, HDMI I2C EEPROM:容量 8Kbit。

模型图,模型,系统时钟,硬件平台


Zynq7100的Roofline模型

【参考文献】:
期刊论文
[1]基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现[J]. 陈辰,柴志雷,夏珺.  计算机科学与探索. 2019(10)
[2]基于FPGA的卷积神经网络加速器[J]. 余子健,马德,严晓浪,沈君成.  计算机工程. 2017(01)
[3]深度学习研究综述[J]. 孙志军,薛磊,许阳明,王正.  计算机应用研究. 2012(08)
[4]SoPC与嵌入式系统软硬件协同设计[J]. 唐思章,黄勇.  单片机与嵌入式系统应用. 2005(12)

博士论文
[1]基于GPU的高性能并行算法研究[D]. 白洪涛.吉林大学 2010

硕士论文
[1]基于FPGA的目标检测算法加速与实现[D]. 吴晋.北京交通大学 2018
[2]深度学习的硬件实现与优化技术研究[D]. 林楗军.哈尔滨工业大学 2017
[3]基于FPGA的深度学习加速器设计与实现[D]. 余奇.中国科学技术大学 2016



本文编号:3210308

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/zidonghuakongzhilunwen/3210308.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户ed9e8***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com