基于TIADC的数据采集系统的设计与实现

发布时间：2017-06-15 11:02

  本文关键词：基于TIADC的数据采集系统的设计与实现，由笔耕文化传播整理发布。

【摘要】：随着无线通信技术的不断发展,数字接收机所需处理的信号带宽在不断增长,因而对数据的采集、传输以及存储速度的要求越来越高。模数转换器件(ADC)作为数据采集中重要的一部分,虽一直朝着高速、高精度以及高带宽方向发展,但由于制作工艺的限制,单片模数转换器的速率已很难突破。为迎合源源不断的高速应用需求,多通道时间交织ADC采样技术应运而生。然而,由于通道间失配误差的存在,该技术的应用大大影响了系统性能,对通道失配误差的校准也因此成为国内外研究的热点。本文从时间交织ADC采样技术的通道失配问题出发,对现有的三种失配误差的估计与校准方法进行研究和分析。针对时基失配误差对系统性能的关键影响,本文着重研究时基失配误差的数字域盲估计与校准方法,运用统计分析方法估计时基误差,同时采用误差累加方式优化校准过程。在开展具体研究时,本文首先从研究包含有时基失配误差的时间交织ADC结构模型开始,理论上分析时基失配误差的来源及对系统性能的影响。其次,通过实验仿真,采集符合奈奎斯特采样定理的单一频率正弦信号,得到各子通道输出数字码,运用统计分析方法求取相邻子通道之间的数字码差值期望,从而获得可用于表征相邻通道间采样时钟偏差的数值,完成对时基失配误差的估计。最后,分析了时基失配误差估计值的实时反馈给采样时钟带来时钟抖动的负面影响,因而采用累加时基误差估计值的方法来加强误差判断条件,减少反馈次数,从而优化通道间时基失配误差校准方法。在此基础上,将误差估计值反馈到采样时钟信号,实现对时间交织ADC技术的时基失配误差校准。本文选用两片ADI公司生产的AD9648芯片,结合Altera的FPGA Cyclone IV EP4CE115芯片设计了一个200MSPS,14bit的双通道时间交织ADC系统,用于验证该数字域时基失配误差校准方法。实验结果表明,该系统可采集的输入信号带宽达到80MHz,且系统在应用基于FPGA的数字域时基失配校准方法后,SNR达到68dB,较校准前提升了19dB。
【关键词】：模数转换 时间交织 时基失配误差 校准 FPGA
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP274.2
【目录】：

• 摘要5-6
• Abstract6-10
• 第一章 绪论10-16
• 1.1 课题背景与意义10-11
• 1.2 国内外研究现状11-13
• 1.3 主要内容与设计指标13-14
• 1.3.1 主要内容13
• 1.3.2 设计指标13-14
• 1.4 论文章节安排14-16
• 第二章 数据采集系统组成及工作原理16-28
• 2.1 模数转换理论16-18
• 2.1.1 奈奎斯特采样定理16-17
• 2.1.2 模数转换器性能指标17-18
• 2.2 时间交织ADC采样原理18-25
• 2.2.1 时间交织ADC采样19-20
• 2.2.2 时间交织ADC通道失配20-21
• 2.2.3 时间交织ADC通道失配误差建模21-25
• 2.3 时间交织ADC通道失配误差估计与校准方法25-27
• 2.3.1 偏置失配误差估计与校准方法25-26
• 2.3.2 增益失配误差估计与校准方法26
• 2.3.3 时基失配误差估计与校准方法26-27
• 2.4 本章小结27-28
• 第三章 时基失配误差盲估计与校准方法28-42
• 3.1 传统时基失配误差估计与校准方法28-30
• 3.1.1 传统时基失配误差估计方法28-29
• 3.1.2 传统时基失配误差校准方法29-30
• 3.2 基于统计分析的时基失配误差盲估计方法30-34
• 3.2.1 均方差统计盲估计30-32
• 3.2.2 绝对差值期望统计盲估计32-34
• 3.3 基于统计分析的时基失配误差校准34-36
• 3.3.1 基于绝对差值期望统计的时基失配误差校准34-35
• 3.3.2 时基失配误差校准方法改进35-36
• 3.4 仿真结果与分析36-40
• 3.4.1 时基失配误差对TIADC系统的性能影响仿真36-37
• 3.4.2 基于统计分析的时基失配误差盲估计仿真37-40
• 3.5 本章小结40-42
• 第四章 数据采集系统整体方案设计42-58
• 4.1 系统方案设计42-44
• 4.1.1 整体方案设计42-43
• 4.1.2 硬件方案设计43-44
• 4.2 系统硬件组成44-52
• 4.2.1 数据采集电路设计44-48
• 4.2.2 FPGA硬件基板设计48-52
• 4.3 校准电路设计52-56
• 4.3.1 累加器电路设计52-53
• 4.3.2 时基失配误差估计电路设计53-55
• 4.3.3 时基失配误差校准电路设计55-56
• 4.4 上位机界面设计56
• 4.5 本章小结56-58
• 第五章 数据采集系统调试与验证58-70
• 5.1 测试平台的搭建58-60
• 5.1.1 硬件实物58-59
• 5.1.2 测试环境59-60
• 5.2 测试方案的设计60-62
• 5.2.1 测试条件60
• 5.2.2 测试流程60-62
• 5.3 测试结果与分析62-69
• 5.3.1 单通道ADC电路测试62-63
• 5.3.2 FPGA硬件电路63
• 5.3.3 通道失配误差校准电路63-69
• 5.4 本章小结69-70
• 第六章 总结与展望70-72
• 6.1 总结70-71
• 6.2 展望71-72
• 参考文献72-76
• 致谢76-78
• 攻读硕士学位期间发表的论文78

【相似文献】

中国期刊全文数据库 前10条

1 任记达;;时间交叉采样失配误差分析[J];科技视界;2012年07期

2 何广顺;;中频带通失配误差对自适应对消的影响[J];火控雷达技术;1993年04期

3 解本钊;;随机交替采样技术研究[J];黑龙江科技信息;2007年08期

4 刘济民;;微波功率校准中消除失配误差的一种方法[J];电子测量技术;1981年04期

5 李福乐;段静波;王志华;;一种用于降低电容失配误差的电容选择配对技术[J];电子学报;2008年02期

6 唐家明;;广义反射系数——微波测量系统中的一个新概念[J];微波学报;1980年01期

7 洪亮;张俊杰;;交替并行模数转换器系统通道的失配误差[J];上海大学学报(自然科学版);2009年02期

8 张德斌;;n端口网络散射参数测量中失配误差的修正方法[J];现代雷达;1985年02期

9 秦国杰;刘国满;高梅国;傅雄军;许們;;一种时间交替ADC时间失配误差自适应校正方法[J];仪器仪表学报;2013年12期

10 邓琳;吕幼新;王洪;;并行采集系统通道失配误差测量及校正[J];电子科技大学学报;2006年03期

中国博士学位论文全文数据库 前5条

1 李靖;超高速时间交织模数转换器的研究与设计[D];电子科技大学;2014年

2 高俊枫;高性能低功耗SAR ADC的研究与设计[D];电子科技大学;2015年

3 潘卉青;高速TIADC并行采样系统综合校正技术研究[D];电子科技大学;2010年

4 李玉生;超高速并行采样模拟/数字转换的研究[D];中国科学技术大学;2007年

5 王亚军;宽带信号采样若干关键技术研究[D];西安电子科技大学;2013年

中国硕士学位论文全文数据库 前10条

1 杜阳;超高速ADC数字后校准关键技术研究[D];电子科技大学;2016年

2 潘云胜;基于调制的时间交织ADC数字校准技术研究[D];合肥工业大学;2016年

3 卢婷婷;基于TIADC的数据采集系统的设计与实现[D];东南大学;2016年

4 王启;TI-ADC系统通道失配校准技术研究[D];哈尔滨工业大学;2010年

5 焦少波;基于分时交替的高速高精度ADC设计与硬件实现[D];电子科技大学;2013年

6 沈建;高速OFDM接收机中分时ADC技术研究[D];电子科技大学;2013年

7 邹昊;TIADC失配误差数字后校准算法研究及实现[D];电子科技大学;2014年

8 刘艳茹;并行ADC采样通道失配误差的一种实时估计及校正方法研究[D];电子科技大学;2010年

9 李宗霖;TIADC系统时钟失配FMC校准算法及FPGA实现[D];电子科技大学;2012年

10 邱蓉;TIADC系统时钟失配误差校正算法研究[D];北京化工大学;2015年

  本文关键词：基于TIADC的数据采集系统的设计与实现，，由笔耕文化传播整理发布。

本文编号：452222