2.45GHz锁相式频率合成器的设计与实现
发布时间：2021-06-28 23:13
微波信号源是低杂波电流驱动系统的源头,其性能参数对低杂波电流驱动系统非常关键。本文采用基于锁相环的频率合成技术研制了 2.45GHz微波信号源,根据低杂波电流驱动系统对微波源的要求,重点关注频率稳定度、输出功率、相位噪声和杂散抑制等技术指标。论文介绍了我国研究核聚变反应的EAST装置,针对EAST低杂波电流驱动系统存在着的问题,迫切需要对老式微波信号源进行升级换代。本文在锁相式频率合成器中使用高稳定度的温补晶振作为参考源,频率稳定度达到±1 ppm max./year。为了方便测试微波源的后级功率放大器性能,使用单片机控制输出频率。由于相位噪声和杂散等指标对微波源来说非常重要,本文着重探讨了其来源、影响以及抑制措施,主要采取了以下几项优化措施:1,使用ADS和ADIsimPLL仿真了相位噪声和杂散的指标,验证了实验方案的可行性,并改良了环路滤波器设计;2,通过二次稳压、串联小电阻、并联滤波电容以及隔离电源电路减小电源带来的杂散干扰和相位噪声;3,使用四层电路板和合理的布线打孔,可以减小耦合干扰,改善电磁屏蔽;4,通过增大电荷泵电流、设置电荷泵补偿电流、增大鉴相频率、选用单端参考信号源,...
【文章来源】：中国科学技术大学安徽省 211工程院校 985工程院校
【文章页数】：78 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第1章 引言
1.1 课题的研究背景和意义
1.2 频率合成器的国内外的发展及趋势
1.2.1 直接模拟频率合成技术
1.2.2 锁相式频率合成技术
1.2.3 直接数字频率合成技术
1.3 研究内容及论文内容安排
第2章 锁相式频率合成器的工作原理
2.1 锁相环的主要组成部分
2.1.1 鉴相器
2.1.2 环路滤波器
1. 无源环路滤波器
2. 有源环路滤波器
2.1.3 压控振荡器
2.1.4 可编程分频器
2.2 锁相环路的工作原理
2.2.1 锁相环的相位模型
2.2.2 环路锁定
2.2.3 环路的传递函数
2.3 相位噪声和杂散分析
2.3.1 相位噪声的相位模型
2.3.2 环路对输入噪声的低通特性
2.3.3 环路对压控振荡器的高通特性
2.4 环路杂散分析
2.5 锁相环的环路带宽的选择
2.6 本章小结
第3章 频率合成器的设计方案
3.1 频率合成器的技术指标
3.2 内置VCO的设计方案
3.2.1 内置VCO设计方案的总体框图
3.2.2 器件选型和芯片介绍
1. 参考晶振
2. 锁相芯片
3. 单片机微控制器
4. 其他器件
3.2.3 设计方案的可行性验证
3.2.4 锁相环的频域仿真
1. 建立仿真原理图和设置参数
2. 仿真结果及分析
3.2.5 仿真锁定时间
1. 锁定时间仿真原理图及参数设置
2. 仿真结果及分析
3.2.6 锁相环的相位噪声仿真
1. 相位噪声的仿真原理图和参数设置
2. 仿真结果和数据分析
3.2.7 ADF4355的电路设计和仿真
1. ADF4355各个引脚的连接
2. ADF4355的原理仿真
3.2.8 控制电路的设计
3.2.9 电源电路的设计
3.2.10 PCB版图及实物图
3.3 外置VCO的锁相环设计
3.3.1 外置VCO设计方案的总体框图
3.3.2 器件选型和芯片介绍
1. 参考晶振
2. 锁相芯片
3. 单片机微控制器
4. 压控振荡器
5. 其他器件
3.3.3 设计方案的可行性验证
3.3.4 锁相环的频域仿真
1. 建立仿真原理图和设置参数
2. 仿真结果及分析
3.3.5 仿真锁定时间
1. 锁定时间的仿真原理图及参数设置
2. 仿真结果及分析
3.3.6 锁相环相位噪声的仿真
1. 相位噪声的仿真原理图和参数设置
2. 仿真结果和数据分析
3.3.7 ADF4108的电路设计和仿真
1. ADF4108的电路设计
2. ADF4108的设计和仿真
3.3.8 控制电路的设计
3.3.9 电源电路的设计
3.3.10 PCB版图和实物图
3.4 本章小结
第4章 电路调试和结果分析
4.1 内置VCO设计方案的测试及结果分析
4.1.1 测试仪器简介
4.1.2 硬件电路的测试
1. 引脚焊接的测试
2. 晶振频率的测试
3. 电源电压的测试
4.1.3 程序测试
4.1.4 输出信号测试
1. 输出频范围和输出功率
2. 相位噪声和杂散的测试
4.1.5 相位噪声和杂散的优化措施
4.2 外置VCO设计方案的测试及结果分析
4.2.1 硬件电路的测试
4.2.2 程序测试
4.2.3 输出结果测试
1. 输出频率范围和输出功率
2. 相位噪声和杂散的测试
4.2.4 相位噪声和杂散的优化
4.3 本章小结
第5章 结束语
5.1 本文总结
5.2 展望
参考文献
致谢
在读期间发表的学术论文与取得的其他研究成果
【参考文献】：
期刊论文
[1]EAST超导托卡马克[J]. 万宝年,徐国盛. 科学通报. 2015(23)
[2]一种S频段高性能频率合成器的设计与实现[J]. 刘永智,鲍景富,高树廷. 电讯技术. 2011(01)
[3]基于ADS的锁相频率合成器的相位噪声性能仿真[J]. 章磊,庄奕琪,邢晓领,李振荣. 电子器件. 2010(05)
[4]EAST装置低杂波电流驱动效率分析[J]. 李文科,丁伯江,李妙辉,查文清,胡怀传. 核聚变与等离子体物理. 2010(02)
[5]国际热核实验反应堆（ITER）计划与未来核聚变能源[J]. 潘传红. 物理. 2010(06)
[6]可控核聚变与国际热核实验堆（ITER）计划[J]. 冯开明. 中国核电. 2009(03)
[7]锁相式频率合成器相位噪声分析与仿真[J]. 张福洪,陶士杰,栾慎吉. 电子器件. 2009(03)
[8]基于PLL频率合成器锁相环的降噪技术[J]. 丁志钊. 电子测量技术. 2009(05)
[9]DDS+PLL宽带频率合成器的设计与实现[J]. 宋庆华,徐正芳. 半导体技术. 2008(08)
[10]宽带低相位噪声锁相环型频率合成器的CMOS实现[J]. 陈作添,吴烜,唐守龙,吴建辉. 半导体学报. 2006(10)
博士论文
[1]高性能频率合成技术研究与应用[D]. 杨远望.电子科技大学 2011
硕士论文
[1]Ka波段小步进宽带频率源的研究与硬件实现[D]. 徐家园.南京理工大学 2015
[2]Ku波段频率合成器的设计与实现[D]. 刘梦龙.南京理工大学 2014
[3]2.4GHz锁相频率合成器的设计与实现[D]. 范先龙.电子科技大学 2013
[4]K波段频率合成器的设计与实现[D]. 万学磊.南京理工大学 2013
[5]微波高性能频率源技术研究[D]. 赵启翔.电子科技大学 2012
[6]8～20GHz微波宽带低杂散低相噪频率源研究[D]. 郭志勋.电子科技大学 2011
[7]基于DDS和PLL技术的高分辨率可变频综器设计与实现[D]. 王亮亮.国防科学技术大学 2011
[8]基于DDS和PLL相结合的频率合成器设计[D]. 邹胜福.兰州大学 2010
[9]基于DDS+PLL的S波段小步进频率合成器的研究与设计[D]. 侯卫国.电子科技大学 2010
[10]S波段频率合成器的研制[D]. 刘止愚.电子科技大学 2010
本文编号：3255221
【文章来源】：中国科学技术大学安徽省 211工程院校 985工程院校
【文章页数】：78 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第1章 引言
1.1 课题的研究背景和意义
1.2 频率合成器的国内外的发展及趋势
1.2.1 直接模拟频率合成技术
1.2.2 锁相式频率合成技术
1.2.3 直接数字频率合成技术
1.3 研究内容及论文内容安排
第2章 锁相式频率合成器的工作原理
2.1 锁相环的主要组成部分
2.1.1 鉴相器
2.1.2 环路滤波器
1. 无源环路滤波器
2. 有源环路滤波器
2.1.3 压控振荡器
2.1.4 可编程分频器
2.2 锁相环路的工作原理
2.2.1 锁相环的相位模型
2.2.2 环路锁定
2.2.3 环路的传递函数
2.3 相位噪声和杂散分析
2.3.1 相位噪声的相位模型
2.3.2 环路对输入噪声的低通特性
2.3.3 环路对压控振荡器的高通特性
2.4 环路杂散分析
2.5 锁相环的环路带宽的选择
2.6 本章小结
第3章 频率合成器的设计方案
3.1 频率合成器的技术指标
3.2 内置VCO的设计方案
3.2.1 内置VCO设计方案的总体框图
3.2.2 器件选型和芯片介绍
1. 参考晶振
2. 锁相芯片
3. 单片机微控制器
4. 其他器件
3.2.3 设计方案的可行性验证
3.2.4 锁相环的频域仿真
1. 建立仿真原理图和设置参数
2. 仿真结果及分析
3.2.5 仿真锁定时间
1. 锁定时间仿真原理图及参数设置
2. 仿真结果及分析
3.2.6 锁相环的相位噪声仿真
1. 相位噪声的仿真原理图和参数设置
2. 仿真结果和数据分析
3.2.7 ADF4355的电路设计和仿真
1. ADF4355各个引脚的连接
2. ADF4355的原理仿真
3.2.8 控制电路的设计
3.2.9 电源电路的设计
3.2.10 PCB版图及实物图
3.3 外置VCO的锁相环设计
3.3.1 外置VCO设计方案的总体框图
3.3.2 器件选型和芯片介绍
1. 参考晶振
2. 锁相芯片
3. 单片机微控制器
4. 压控振荡器
5. 其他器件
3.3.3 设计方案的可行性验证
3.3.4 锁相环的频域仿真
1. 建立仿真原理图和设置参数
2. 仿真结果及分析
3.3.5 仿真锁定时间
1. 锁定时间的仿真原理图及参数设置
2. 仿真结果及分析
3.3.6 锁相环相位噪声的仿真
1. 相位噪声的仿真原理图和参数设置
2. 仿真结果和数据分析
3.3.7 ADF4108的电路设计和仿真
1. ADF4108的电路设计
2. ADF4108的设计和仿真
3.3.8 控制电路的设计
3.3.9 电源电路的设计
3.3.10 PCB版图和实物图
3.4 本章小结
第4章 电路调试和结果分析
4.1 内置VCO设计方案的测试及结果分析
4.1.1 测试仪器简介
4.1.2 硬件电路的测试
1. 引脚焊接的测试
2. 晶振频率的测试
3. 电源电压的测试
4.1.3 程序测试
4.1.4 输出信号测试
1. 输出频范围和输出功率
2. 相位噪声和杂散的测试
4.1.5 相位噪声和杂散的优化措施
4.2 外置VCO设计方案的测试及结果分析
4.2.1 硬件电路的测试
4.2.2 程序测试
4.2.3 输出结果测试
1. 输出频率范围和输出功率
2. 相位噪声和杂散的测试
4.2.4 相位噪声和杂散的优化
4.3 本章小结
第5章 结束语
5.1 本文总结
5.2 展望
参考文献
致谢
在读期间发表的学术论文与取得的其他研究成果
【参考文献】：
期刊论文
[1]EAST超导托卡马克[J]. 万宝年,徐国盛. 科学通报. 2015(23)
[2]一种S频段高性能频率合成器的设计与实现[J]. 刘永智,鲍景富,高树廷. 电讯技术. 2011(01)
[3]基于ADS的锁相频率合成器的相位噪声性能仿真[J]. 章磊,庄奕琪,邢晓领,李振荣. 电子器件. 2010(05)
[4]EAST装置低杂波电流驱动效率分析[J]. 李文科,丁伯江,李妙辉,查文清,胡怀传. 核聚变与等离子体物理. 2010(02)
[5]国际热核实验反应堆（ITER）计划与未来核聚变能源[J]. 潘传红. 物理. 2010(06)
[6]可控核聚变与国际热核实验堆（ITER）计划[J]. 冯开明. 中国核电. 2009(03)
[7]锁相式频率合成器相位噪声分析与仿真[J]. 张福洪,陶士杰,栾慎吉. 电子器件. 2009(03)
[8]基于PLL频率合成器锁相环的降噪技术[J]. 丁志钊. 电子测量技术. 2009(05)
[9]DDS+PLL宽带频率合成器的设计与实现[J]. 宋庆华,徐正芳. 半导体技术. 2008(08)
[10]宽带低相位噪声锁相环型频率合成器的CMOS实现[J]. 陈作添,吴烜,唐守龙,吴建辉. 半导体学报. 2006(10)
博士论文
[1]高性能频率合成技术研究与应用[D]. 杨远望.电子科技大学 2011
硕士论文
[1]Ka波段小步进宽带频率源的研究与硬件实现[D]. 徐家园.南京理工大学 2015
[2]Ku波段频率合成器的设计与实现[D]. 刘梦龙.南京理工大学 2014
[3]2.4GHz锁相频率合成器的设计与实现[D]. 范先龙.电子科技大学 2013
[4]K波段频率合成器的设计与实现[D]. 万学磊.南京理工大学 2013
[5]微波高性能频率源技术研究[D]. 赵启翔.电子科技大学 2012
[6]8～20GHz微波宽带低杂散低相噪频率源研究[D]. 郭志勋.电子科技大学 2011
[7]基于DDS和PLL技术的高分辨率可变频综器设计与实现[D]. 王亮亮.国防科学技术大学 2011
[8]基于DDS和PLL相结合的频率合成器设计[D]. 邹胜福.兰州大学 2010
[9]基于DDS+PLL的S波段小步进频率合成器的研究与设计[D]. 侯卫国.电子科技大学 2010
[10]S波段频率合成器的研制[D]. 刘止愚.电子科技大学 2010
本文编号：3255221
本文链接：https://www.wllwen.com/projectlw/hkxlw/3255221.html
