基于千兆以太网的物理实验高密度并行数据读出方法研究
发布时间:2022-10-08 10:33
现代高能核物理实验中,更高精度,更小粒度,更大广度的探测器装置被研制及应用,导致了数据率的急剧膨胀。在核物理重物质研究领域,由于产生的次级粒子极为复杂,传统的基于硬件判选的方式进行数据读出不再适用,需要采用“无触发”判选方式,这进一步导致了数据传输速率的增加。如何将前端电子学(FEE)海量的数据传递到数据获取系统(DAQ)成为一个重要的研究课题。本论文依托CBM-973项目,针对CBM-TOF探测器MRPC(Multi-gap timing Resistive-Plate Counter)和FPGA TDC研究&测试时TOF超级模块高速、高密度的数据读出需求,首先分析了目前物理实验中前端电子学到DAQ数据传输中使用到的技术和方法,然后总结了其技术与拓扑结构并且考虑了目前国内研究的具体情况和条件,提出了基于千兆以太网并行读出方案。该方案的核心目的在于简化物理实验数据读出拓扑结构,尽量在靠近FEE处开始使用标准通信协议,从而既能够提高数据吞吐率,又可以简化读出系统的软硬件结构,使其更加趋于扁平化。在该并行读出架构核心思想的指导下,本论文以PXI机箱为基础,提出了针对CBM-TOF MRPC...
【文章页数】:105 页
【学位级别】:硕士
【文章目录】:
摘要
ABSTRACT
第1章 绪论
1.1 FAIR-CBM
1.2 CBM-TOF
1.3 研究内容、意义及结构安排
第2章 基于以太网并行读出原型结构设计
2.1 物理实验电子学典型结构
2.2 物理实验的数据读出技术现状
2.2.1 BESⅢ的数据读出
2.2.2 ALICE的数据读出
2.2.3 FAIR-CBM的数据读出
2.2.4 物理实验数据读出现状小结
2.3 并行读出方案原型结构
2.3.1 并行读出方案的时钟和触发分发
2.3.2 并行读出方案数据传输
2.4 小结
第3章 并行读出方法关键技术研究
3.1 并行读出的关键技术
3.2 FEE接口研究
3.2.1 数据传输协议设计的主要考虑点
3.2.2 协议层研究
3.3 FPGA到HPS数据传输研究
3.3.1 Cyclone V SoC FPGA简介
3.3.2 技术路线选择
3.3.3 DMA传输模式和Linux驱动程序设计
3.4 DAQ接口软件研究
3.4.1 设计思路
3.4.2 实现概述
3.5 小结
第4章 ROB模块电子学设计
4.1 硬件平台设计
4.1.1 时钟模块
4.1.2 电源和复位模块
4.1.3 输入输出模块
4.1.4 FPGA模块
4.2 FPGA逻辑结构
4.2.1 自测模块
4.2.2 Gpio2amm模块
4.3 Linux系统及软件
4.4 小结
第5章 测试和验证
5.1 ROB单元模块测试
5.1.1 FEE接口测试
5.1.2 FPGA到HPS数据传输性能测试
5.1.3 DAQ接口服务器测试
5.2 软硬件系统全链路测试
5.3 小结
第6章 总结和展望
6.1 总结
6.2 工作特色和创新点
6.3 展望
参考文献
附录 ROB硬件照片
致谢
在读期间发表的学术论文与取得的其他研究成果
【参考文献】:
博士论文
[1]基于开关电容矩阵的波形数字化技术研究[D]. 王进红.中国科学技术大学 2012
[2]BESIII TOF子触发系统的设计与实现[D]. 刘序宗.中国科学技术大学 2007
[3]BESIII触发快控制系统的研制[D]. 王科.中国科学技术大学 2006
本文编号:3687556
【文章页数】:105 页
【学位级别】:硕士
【文章目录】:
摘要
ABSTRACT
第1章 绪论
1.1 FAIR-CBM
1.2 CBM-TOF
1.3 研究内容、意义及结构安排
第2章 基于以太网并行读出原型结构设计
2.1 物理实验电子学典型结构
2.2 物理实验的数据读出技术现状
2.2.1 BESⅢ的数据读出
2.2.2 ALICE的数据读出
2.2.3 FAIR-CBM的数据读出
2.2.4 物理实验数据读出现状小结
2.3 并行读出方案原型结构
2.3.1 并行读出方案的时钟和触发分发
2.3.2 并行读出方案数据传输
2.4 小结
第3章 并行读出方法关键技术研究
3.1 并行读出的关键技术
3.2 FEE接口研究
3.2.1 数据传输协议设计的主要考虑点
3.2.2 协议层研究
3.3 FPGA到HPS数据传输研究
3.3.1 Cyclone V SoC FPGA简介
3.3.2 技术路线选择
3.3.3 DMA传输模式和Linux驱动程序设计
3.4 DAQ接口软件研究
3.4.1 设计思路
3.4.2 实现概述
3.5 小结
第4章 ROB模块电子学设计
4.1 硬件平台设计
4.1.1 时钟模块
4.1.2 电源和复位模块
4.1.3 输入输出模块
4.1.4 FPGA模块
4.2 FPGA逻辑结构
4.2.1 自测模块
4.2.2 Gpio2amm模块
4.3 Linux系统及软件
4.4 小结
第5章 测试和验证
5.1 ROB单元模块测试
5.1.1 FEE接口测试
5.1.2 FPGA到HPS数据传输性能测试
5.1.3 DAQ接口服务器测试
5.2 软硬件系统全链路测试
5.3 小结
第6章 总结和展望
6.1 总结
6.2 工作特色和创新点
6.3 展望
参考文献
附录 ROB硬件照片
致谢
在读期间发表的学术论文与取得的其他研究成果
【参考文献】:
博士论文
[1]基于开关电容矩阵的波形数字化技术研究[D]. 王进红.中国科学技术大学 2012
[2]BESIII TOF子触发系统的设计与实现[D]. 刘序宗.中国科学技术大学 2007
[3]BESIII触发快控制系统的研制[D]. 王科.中国科学技术大学 2006
本文编号:3687556
本文链接:https://www.wllwen.com/projectlw/hkxlw/3687556.html