基于JESD204B的波形数字化数据读出方法研究
发布时间:2022-12-10 11:25
在核与粒子物理实验中,探测器的输出脉冲信号波形蕴含了所探测粒子和探测器相互作用的详细信息,其中信号的波形面积代表了粒子在探测器中沉积的能量;信号波形的前沿时刻则表示粒子击中探测器的时刻;信号的形状往往与粒子间的相互作用有关,通过脉冲波形甄别可以分辨出不同的相互作用,并可排除本底信号的干扰。一直以来,国内外实验物理学家都希望能够利用波形数字化技术直接获取粒子脉冲信号的波形信息。但是受限于模数转换器技术的限制,波形数字化技术的实现难度较大,特别是在数据读出的接口方面。近年来基于JESD204B接口的高速高精度ADC芯片迅速发展,作为一种高速串行数据接口(最高可达到12.5Gbps),其具有输出接口数量极少、封装小、功耗小等特点,这些优势使得如果将其应用于波形数字化技术,可以大大简化设计的难度,降低研制风险和成本。与其他种类的数据读出方法相比,该方法具有更好的性能。因此本论文开展了基于JESD204B接口的波形数字化数据读出方法研究。论文的主要内容包括:1、对波形数字化数据读出的现状以及趋势的分析。通过比较不同模数转换器驱动器接口的优缺点,得出JESD204B接口必将成为未来模数转换器和波形...
【文章页数】:108 页
【学位级别】:硕士
【文章目录】:
摘要
ABSTRACT
第1章 绪论
1.1 核与粒子物理实验信号及电子学特点
1.2 波形数字化读出方法介绍
1.3 波形数字化方法在核物理实验中的应用举例
1.3.1 中国散裂中子源-白光中子源
1.3.2 暗物质直接探测实验
1.3.3 MAGIC实验
1.4 本论文研究意义、内容和结构安排
第2章 波形数字化数据读出接口发展现状
2.1 模数变换原理与高速ADC分类
2.1.1 模数变换原理
2.1.2 高速ADC分类
2.2 波形数字化数据读出接口发展
2.2.1 CMOS驱动器
2.2.2 LVDS驱动器
2.2.3 CML驱动器-JESD204接口
2.2.4 不同驱动器特点总结比较
2.3 JESD204B接口与波形数字化数据读出
2.4 本章小结
第3章 基于JESD204B的波形数字化数据读出技术研究
3.1 JESD204B接口技术简介
3.2 JESD204B链路参数研究
3.3 JESD204B分层协议研究
3.3.1 物理层
3.3.2 数据链路层
3.3.3 传输层
3.3.4 应用层
3.4 JESD204B时钟设计要点
3.4.1 JESD204B时钟要求
3.4.2 采样时钟性能要求
3.5 关键设计要点总结
3.6 本章小结
第4章 基于JESD204B的波形数字化模块原型电路设计
4.1 ADC选型和设计
4.2 模拟输入设计
4.3 时钟模块设计
4.4 电源模块设计
4.4.1 ADC和PLL电源设计
4.4.2 FPGA和DDR3电源设计
4.5 采用的其他传输技术简介
4.5.1 USB2.0接口技术
4.5.2 PXIe接口技术
4.6 FPGA选型及逻辑设计
4.6.1 FPGA选型
4.6.2 逻辑设计
4.7 本章小结
第5章 测试与验证
5.1 测试内容
5.1.1 JESD204B时钟测试与链路功能验证测试
5.1.2 ADC性能参数
5.2 测试方法与测试结果
5.2.1 JESD204B时钟及性能测试
5.2.2 JESD204B链路测试
5.2.3 ADC性能测试
5.2.4 模拟信号采集测试
5.3 本章小结
第6章 总结与展望
6.1 总结
6.2 展望
参考文献
附录1 ADI_FDM硬件照片
附录2 800MSps采样率测试数据和频谱
致谢
在读期间发表的学术论文与取得的研究成果
本文编号:3716667
【文章页数】:108 页
【学位级别】:硕士
【文章目录】:
摘要
ABSTRACT
第1章 绪论
1.1 核与粒子物理实验信号及电子学特点
1.2 波形数字化读出方法介绍
1.3 波形数字化方法在核物理实验中的应用举例
1.3.1 中国散裂中子源-白光中子源
1.3.2 暗物质直接探测实验
1.3.3 MAGIC实验
1.4 本论文研究意义、内容和结构安排
第2章 波形数字化数据读出接口发展现状
2.1 模数变换原理与高速ADC分类
2.1.1 模数变换原理
2.1.2 高速ADC分类
2.2 波形数字化数据读出接口发展
2.2.1 CMOS驱动器
2.2.2 LVDS驱动器
2.2.3 CML驱动器-JESD204接口
2.2.4 不同驱动器特点总结比较
2.3 JESD204B接口与波形数字化数据读出
2.4 本章小结
第3章 基于JESD204B的波形数字化数据读出技术研究
3.1 JESD204B接口技术简介
3.2 JESD204B链路参数研究
3.3 JESD204B分层协议研究
3.3.1 物理层
3.3.2 数据链路层
3.3.3 传输层
3.3.4 应用层
3.4 JESD204B时钟设计要点
3.4.1 JESD204B时钟要求
3.4.2 采样时钟性能要求
3.5 关键设计要点总结
3.6 本章小结
第4章 基于JESD204B的波形数字化模块原型电路设计
4.1 ADC选型和设计
4.2 模拟输入设计
4.3 时钟模块设计
4.4 电源模块设计
4.4.1 ADC和PLL电源设计
4.4.2 FPGA和DDR3电源设计
4.5 采用的其他传输技术简介
4.5.1 USB2.0接口技术
4.5.2 PXIe接口技术
4.6 FPGA选型及逻辑设计
4.6.1 FPGA选型
4.6.2 逻辑设计
4.7 本章小结
第5章 测试与验证
5.1 测试内容
5.1.1 JESD204B时钟测试与链路功能验证测试
5.1.2 ADC性能参数
5.2 测试方法与测试结果
5.2.1 JESD204B时钟及性能测试
5.2.2 JESD204B链路测试
5.2.3 ADC性能测试
5.2.4 模拟信号采集测试
5.3 本章小结
第6章 总结与展望
6.1 总结
6.2 展望
参考文献
附录1 ADI_FDM硬件照片
附录2 800MSps采样率测试数据和频谱
致谢
在读期间发表的学术论文与取得的研究成果
本文编号:3716667
本文链接:https://www.wllwen.com/projectlw/hkxlw/3716667.html