当前位置:主页 > 硕博论文 > 工程博士论文 >

SpaceWire总线在芯片卫星中的关键技术研究

发布时间:2018-11-18 09:40
【摘要】:由于微电子学和集成电路技术等电子科学相关技术不断进步,航天领域的卫星小型化、集成化也随之发展起来,小卫星已成为世界航天活动高速发展的主要驱动力和重要发展领域。近年来,国际各类研究机构对小卫星领域开展了大量预言性和探索性的研究。其中最具代表性的便是美国“芯片卫星”(Chip Sat)项目,该项目将航天微系统技术从单一部件级提升到整颗卫星的级别,加速了航天飞行器设计向超小型化方向的发展。空间综合电子系统是整个卫星的核心,也是芯片卫星工程设计的重点。而其中的空间数据网络作为数据可靠和实时传输的主要通道,在整个系统中的作用同样重要。Space Wire作为欧洲多家科研机构联合推出的一套高速、串行,全双工的数据网络标准,目前已经在多个空间任务中得到成功的应用。本文在充分调研的基础上,阐述了Space Wire总线的国内外应用发展现状,特别对Space Wire相关芯片研制情况进行了重点介绍,之后着重论述了Space Wire基础协议以及上层RMAP协议的特点和工作机制,明确了本文的研究方向和主要工作内容。首先,针对Space Wire总线网络化的特点并结合芯片应用中的实际问题,搭建Space Wire网络通信的数学模型,推导出一套关键通信节点的计算方法和缓存分配算法,实现对网络中每个路由节点的缓存容量进行优化配置。其次,针对星载数据网络中大容量存储单元特有的工作机制,讨论Space Wire总线和大容量存储单元中数据流工作特点,提出了一种专用于大容量存储的Space Wire传输层协议标准。其简化了繁琐的数据包操作过程,降低了网络拥塞的可能性,提高了整个Space Wire网络的性能。通过前面的研究与分析并结合实际应用中数据传输需求,提出了一套Space Wire数据网络系统,重点表述了Space Wire载荷终端和管理终端两大核心单元的结构设计。最后,依据相关研究、分析、设计和验证,完成了Space Wire总线控制器在“龙芯”处理器芯片里的集成设计。在有限的资源条件下实现了Space Wire协议的节点和路由器设计。每个节点支持最高400Mbps的数据流处理;整个控制器实现了对每个节点独立的控制和管理,提高了整个Space Wire控制器在使用过程中的灵活性。本课题对Space Wire总线在芯片卫星中的关键技术进行了研究与分析。其所具有的高传输率、高可靠性、通用性、网络化能够很好的满足芯片卫星以及未来航天领域对高速总线的需求;对Space Wire网络层和传输层的研究为总线延时可控提供了有效的解决方案;基于“龙芯”的Space Wire控制器设计则在芯片化的道路上迈出了重要一步。本课题的工作具有较强的实际意义,同时对未来Space Wire技术的相关研究,具有启发和借鉴意义。
[Abstract]:As a result of the continuous progress in electronic science related technologies such as microelectronics and integrated circuit technology, satellite miniaturization in the space field and integration have also developed. Small satellites have become the main driving force and important development field of the rapid development of space activities in the world. In recent years, various international research institutions have carried out a large number of predictive and exploratory research in the field of small satellites. One of the most representative is the "chip satellite" (Chip Sat) project of the United States. This project promotes the technology of space microsystem from the single component level to the whole satellite level, and accelerates the development of spacecraft design to the direction of super miniaturization. The space integrated electronic system is the core of the whole satellite and the key point of the chip satellite engineering design. As the main channel of reliable and real-time data transmission, the spatial data network plays an equally important role in the whole system. Space Wire is a set of high-speed, serial and full-duplex data network standards that are jointly developed by many European scientific research institutions. It has been successfully applied in many space missions. On the basis of full investigation, this paper expounds the current situation of the application of Space Wire bus at home and abroad, especially introduces the development of Space Wire related chips. After that, the characteristics and working mechanism of Space Wire basic protocol and upper RMAP protocol are discussed, and the research direction and main work content of this paper are clarified. Firstly, according to the characteristics of Space Wire bus network and the practical problems in chip application, the mathematical model of Space Wire network communication is built, and a set of calculation method and buffer allocation algorithm of key communication nodes are deduced. The cache capacity of each routing node in the network is optimized. Secondly, aiming at the special working mechanism of mass storage unit in spaceborne data network, this paper discusses the characteristics of data flow in Space Wire bus and mass storage cell, and proposes a Space Wire transport layer protocol standard for mass storage. It simplifies the process of packet operation, reduces the possibility of network congestion, and improves the performance of the whole Space Wire network. Through the previous research and analysis and combining with the data transmission requirement in practical application, a set of Space Wire data network system is proposed, and the structure design of two core units of Space Wire load terminal and management terminal is described emphatically. Finally, according to the related research, analysis, design and verification, the integrated design of Space Wire bus controller in the "Godson" processor chip is completed. The node and router design of Space Wire protocol is implemented under the condition of limited resources. Each node supports the data flow processing of the highest 400Mbps, and the whole controller realizes the independent control and management of each node, and improves the flexibility of the whole Space Wire controller in the process of using. In this paper, the key technology of Space Wire bus in chip satellite is studied and analyzed. Its high transmission rate, high reliability, versatility, networking can well meet the chip satellite and the future aerospace field of high-speed bus requirements; The research of Space Wire network layer and transmission layer provides an effective solution for bus delay control, and the design of Space Wire controller based on "Dragon son" is an important step on the way of chip. The work of this paper is of great practical significance and enlightening and referential to the related research of Space Wire technology in the future.
【学位授予单位】:中国科学院大学(中国科学院国家空间科学中心)
【学位级别】:博士
【学位授予年份】:2017
【分类号】:V443

【参考文献】

相关期刊论文 前10条

1 周玉霞;许冬彦;;从标准化角度看小卫星商业化发展[J];航天标准化;2016年04期

2 董瑶海;;风云四号气象卫星及其应用展望[J];上海航天;2016年02期

3 李艳春;李晓娟;关永;王瑞;张杰;魏洪兴;;基于xMAS模型的SpaceWire信誉逻辑的形式化验证[J];计算机科学;2016年02期

4 赵云富;吴一帆;孙强;许娜;吴军;;SpaceWire总线的流量控制机制研究[J];微电子学与计算机;2016年01期

5 王小强;孙宇;;SpaceWire系统芯片测试技术[J];电子产品可靠性与环境试验;2015年05期

6 王瑞;李国良;李战怀;;基于SpaceWire的AOS系统仿真研究[J];小型微型计算机系统;2015年07期

7 周渊;范裕子;周钦;张伟;;基于SpaceWire路由的节点速率约束条件分析[J];空间电子技术;2015年03期

8 余庆丰;张晓宇;安虹霖;;CSPW:一种改进型SpaceWire总线设计[J];云南民族大学学报(自然科学版);2015年03期

9 徐浩;王同桓;刘振星;雷勇;毛一岚;;ECSS的包应用标准及其应用[J];航天器工程;2015年02期

10 朱晓燕;陶利民;张伟功;底素然;;面向卫星数据系统的SpaceWire应用模型仿真研究[J];小型微型计算机系统;2015年03期

相关博士学位论文 前3条

1 闫梦婷;SpaceWire总线RMAP协议的实现与网络性能研究[D];中国科学院国家空间科学中心;2016年

2 程爱莲;片上网络的建模仿真与性能优化研究[D];浙江大学;2012年

3 周庆瑞;IEEE1394链路层控制芯片IP核的开发及IEEE1394总线可靠性的研究[D];中国科学院研究生院(空间科学与应用研究中心);2008年

相关硕士学位论文 前10条

1 任文婷;面向SoC应用的AXI总线设计[D];北京理工大学;2014年

2 钟雪燕;基于FPGA的SpaceWire路由器的设计与验证[D];南京航空航天大学;2013年

3 毛宁元;SpaceWire冗余网络关键技术研究[D];哈尔滨工业大学;2012年

4 陈熙之;基于SpaceWire标准的星上总线网络设计[D];哈尔滨工业大学;2012年

5 周华章;基于SpaceWire的远程存储访问协议的研究与实现[D];首都师范大学;2012年

6 陈川;基于SpaceWire总线技术的网络路由演化算法研究[D];首都师范大学;2012年

7 吴侃;星载并行系统主从式互连总线容错技术研究[D];国防科学技术大学;2011年

8 鲁文帅;SpaceWire即插即用技术研究[D];哈尔滨工业大学;2011年

9 刘伟伟;SpaceWire路由器研制[D];哈尔滨工业大学;2011年

10 张玉凤;基于ARM7的轻小型化数据管理系统设计研究[D];中国科学院研究生院(空间科学与应用研究中心);2011年



本文编号:2339680

资料下载
论文发表

本文链接:https://www.wllwen.com/shoufeilunwen/gckjbs/2339680.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户d4b2b***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com