抗辐射高速并行光纤发送模块及ASIC的研究

发布时间：2017-04-08 17:30

  本文关键词：抗辐射高速并行光纤发送模块及ASIC的研究，由笔耕文化传播整理发布。

【摘要】：ATLAS探测器是目前高能物理中规模最大的实验LHC的一个重要组成部分。ATLAS探测器有着庞大的数据传输需求,尤其是从具有辐射环境的探测器前端到后端up link方向上。针对此需求,抗辐射的光纤数据发送系统在ATLAS的数据传输中起着至关重要的作用,例如CERN的Versatile Link, Giga Bit Transceiver (GBT)等。然而随着LHC探测器Phase Ⅰ、Phase Ⅱ阶段升级目标的提出,数据传输压力进一步提升,GBT和Versatile Link中的某些模块、芯片无论在体积上或速率上都已不能满足升级后的数据传输要求。更高密度、更高带宽的抗辐射光纤发送系统成为LHC升级计划中不可回避的需求。 面向LHC Phase Ⅱ阶段升级目标,本文阐述了一个下一代基于阵列式VCSEL激光器的抗辐射12通道并行光纤发送模块(ATx)的研发。这也是高能物理领域第一个通过实测的并行光纤发送实物模块。ATx模块将业界最新的微棱镜阵列式光耦合技术首次引入高能物理领域,并自主设计了一套主动式光学器件对齐安装方案,解决了并行光纤发送模块研制中核心的um量级对齐难题。在2cm×2cmx4.3mm空间内,ATx模块实现了阵列式激光器芯片、激光器驱动芯片,阵列式光学器件、光电封装、高密度高速基板的结合。配合商用阵列式驱动芯片,ATx模块在不到硬币大小的空间内,实现了总数据发送能力120Gbps(12×10Gbps/ch),误码率小于1E-12的光纤数据发送通道,实测捕获的光眼图通过了眼图模板测试。其单位空间内的数据发送能力数十倍于传统的单通道光纤发送模块。 为实现一个完整的抗辐射并行光纤发送模块,还需要一个抗辐射的阵列式VCSEL激光器驱动芯片。在本文第三章阐述该阵列式激光器驱动ASIC芯片(LOCld2014)的设计。LOCld2014是一个4通道,8Gbps/ch,采用open-drain直流耦合驱动方式,基于天然抗辐射0.25SOS CMOS工艺设计的阵列式VCSEL激光器驱动芯片。该芯片也是高能物理领域第一个工作在8Gbps/ch速率下的阵列式激光器驱动芯片。其以超低电压摆幅的CML信号(差分峰峰200mV)作为输入信号,输出7.5mA的调制电流以及6.25mA的偏置电流以驱动激光器负载。每个通道由五级预防大,及一级最终驱动级构成。在5级预防大级中使用了有源并联峰化技术,大幅提升了SOS工艺在工艺尺寸上带来的带宽限制。在最后的主驱动级中创新性地使用了双臂平衡式的输出结构,取消了常规设计中额外的偏置电流电路。该设计有效地抑制了电源上的高频交流成分,减小地反弹噪声与多通道间的串扰。LOCld2014芯片在8Gbps/ch工作速率,相邻通道同时工作的情况下,通过了误码率测试,误码率在99%置信度下小于1E-12。同时实测捕获的光眼图通过了眼图模板测试。其通道间串扰明显小于之前在验证ATx模块时使用的商用阵列式激光驱动芯片。 随着ATx模块,以及LOCld2014芯片的设计完成,最终实现了一个完整的抗辐射并行光纤发送模块。这也是高能物理领域第一个将核心芯片设计、模块设计、模块中核心的光路对齐过程全部自主设计,完整的并行光纤发送模块的研发。无论是芯片设计、模块研制均创造了高能物理领域的多个第一。 除了针对LHC Phase Ⅱ第二阶段升级而研发的ATx模块和LOCld2014芯片,本文还介绍了一个光纤数据发送系统中数字接口ASIC芯片(LOCic)的设计。该芯片将应用于LHC ATLAS LAr液氩量能器Phase Ⅰ第一阶段升级。LOCic接收2个ADC共8通道640M串行数据,完成扰码、CRC8校验码生成、BCID计数码生成、组帧等功能,最终以16位320M的并行数据输出,芯片内部工作时钟为320M.该芯片中,带有位宽转换功能的FIFO接口模块能够允许两个ADC输出之间存在高达3.125ns的整体相位差(超过1.5625的设计指标)；自定义的BCID计数编码方式仅使用4bit位宽实现了3937个计数标定；同时以16位宽度并行工作的Scrambler扰码模块和CRC8校验满生成模块,经过特殊硬件优化后,组合逻辑复杂度被显著缩减了,大大提升了芯片内的时序裕度。该芯片目前已通过实测,所有逻辑功能与电子学指标均达到设计预期,同时远优于需求指标。 本论文的创新点主要表现在如下几个方面： 1.高能物理领域第一个12通道并行光纤发送模块实物,并通过测试。配合商用芯片,该模块在2cm×2cm×4.3mm大小空间内,实现120Gbps总数据发送能力。 2.首次将业界最新的微棱镜阵列光耦合方式引入高能物理领域。同时自行设计的低成本、可靠的主动式对齐方案,解决了并行光纤模块中最核心的um量级对齐难题。 3.高能物理领域第一个工作在8Gbps/ch速率的阵列式VCSEL激光器驱动芯片。在驱动芯片最后一级,创新性地使用了双臂平衡式结构,取消了额外的偏置电路,有效抑制了电源上的地反弹噪声和多通道间的串扰。
【关键词】：阵列式VCSEL激光器 并行光纤发送模块 阵列式激光器驱动ASIC 抗辐射 探测器光纤数据读出
【学位授予单位】：中国科学技术大学
【学位级别】：博士
【学位授予年份】：2015
【分类号】：O572.212
【目录】：

• 摘要5-7
• Abstract7-10
• 目录10-12
• 第一章 绪论12-21
• 1.1 ATLAS探测器13-18
• 1.1.1 ATLAS探测器及其辐照环境13-16
• 1.1.2 Phase Ⅰ、Ⅱ升级中光纤数据链的需求分析16-18
• 1.2 基于VCSEL Array的并行光纤发送模块18-21
• 第二章 12通道120 Gbps并行光纤发送模块(ATx)21-58
• 2.1 ATx模块整体概述21-23
• 2.2 ATx模块的电接口23-32
• 2.2.1 EdgeWrap半孔接口版本23-28
• 2.2.2 可插拔版本28-29
• 2.2.3 更多接口形式29-31
• 2.2.4 陶瓷基板版本31-32
• 2.3 ATx模块的光接口32-37
• 2.4 自行设计的一个可靠、低成本的um量级对齐方案37-45
• 2.4.1 业界现有的对齐方案37-39
• 2.4.2 自行设计的一个可靠、低成本的um量级对齐方案39-41
• 2.4.3 根据输出光强指引下的对齐过程41-43
• 2.4.4 光耦合插入损耗测试43-45
• 2.5 ATx模块的组装45-50
• 2.5.1 芯片裸片贴装45-47
• 2.5.2 金线互连47-48
• 2.5.3 光学组件(MOI)的对齐48-49
• 2.5.4 环氧树脂胶固定MOI49-50
• 2.5.5 回流焊50
• 2.6 ATx模块的测试50-55
• 2.6.1 ATx模块的光眼图测试52-53
• 2.6.2 BER误码率测试53-55
• 2.7 光学组件的辐射测试55-57
• 2.8 本章小结57-58
• 第三章 抗辐射阵列式VCSEL激光器驱动ASIC芯片58-87
• 3.1 VCSEL激光器及驱动器指标需求分析58-61
• 3.2 VCSEL和阵列式VCSEL的常规驱动方式61-63
• 3.3 LOC1d2014的设计63-72
• 3.3.1 有源并联峰化技术64-67
• 3.3.2 双臂平衡式的最终驱动级设计67-72
• 3.4 原理图、版图及引脚定义72-76
• 3.5 仿真76-79
• 3.6 测试79-85
• 3.6.1 光眼图实测79-82
• 3.6.2 多通道测试82-84
• 3.6.3 误码率测试84-85
• 3.7 本章小结85-87
• 第四章 光纤数据传输数字接口ASIC芯片(LOCic)87-117
• 4.1 LOCic芯片的应用背景及设计指标需求分析87-89
• 4.2 LOCic芯片的设计89-110
• 4.2.1 LOCic的数据帧格式与整体结构89-92
• 4.2.2 FIFO模块92-97
• 4.2.3 Scrambler扰码模块97-100
• 4.2.4 CRC模块100-103
• 4.2.5 BCID计数模块103-105
• 4.2.6 时钟分发模块105-106
• 4.2.7 各模块延迟分析与Frame Builder组帧模块106-107
• 4.2.8 各模块接口间的时序裕度保证及系统时钟树107-110
• 4.3 芯片封装110-111
• 4.4 测试111-116
• 4.4.1 逻辑功能与延迟测试112-114
• 4.4.2 ADC通道间晃动测试114-116
• 4.5 本章小结116-117
• 第五章 总结与展望117-120
• 5.1 内容总结117-118
• 5.2 展望118-120
• 致谢120-122
• 参考文献总表122-124
• 攻读学位期间发表文章124

【共引文献】

中国期刊全文数据库 前1条

1 邓彬伟;刘天宽;;LHC光纤数据链路传输中LOCic系统编解码延时测量[J];电子技术应用;2015年06期

中国博士学位论文全文数据库 前1条

1 李筱婷;ATLAS液氩量能器前端读出系统Phase-Ⅰ升级的光纤数据传输ASIC设计[D];华中师范大学;2014年

  本文关键词：抗辐射高速并行光纤发送模块及ASIC的研究，由笔耕文化传播整理发布。

，

本文编号：293341