可重构分组密码协处理器二维指令系统研究与设计

发布时间：2017-03-20 05:05

  本文关键词：可重构分组密码协处理器二维指令系统研究与设计，由笔耕文化传播整理发布。

【摘要】：可重构分组密码协处理器面临着小型化、微型化智能移动终端对功耗的挑战,也同时面临着云端服务器、大数据处理对性能的挑战。提高密码处理能效成为可重构分组密码协处理器亟待解决的关键问题。本文研究并设计了具有高能效的分组密码协处理器指令系统,能够灵活实现多种分组密码算法。论文在分组密码算法特征分析、处理器指令集体系结构分析及现有可重构分组密码协处理器的功耗分析基础上,以可重构分组密码协处理器的能效定义为出发点,建立可重构分组密码协处理器能效模型。依据能效模型分析,提出了可重构分组密码协处理器二维指令集体系结构。论文在分析分组密码算法三大处理特征的基础上,特别地针对迭代处理特征和数据流处理特征为二维指令系统设计了轮式流水执行结构;针对相邻操作互异性特征为二维指令系统设计了堆叠式并行处理结构。论文在分析现有可重构分组密码协处理器指令系统的基础上,提出了一种面向分组密码算法的支持指令重构的二维指令系统。设计了二维指令系统指令束结构、运算类微指令集、控制类微指令集。采用构建平衡二叉树的方法,对运算类微指令集、控制类微指令集进行编码,缩短了指令位宽,降低了指令RAM的面积。确定了指令RAM和数据存储RAM的容量,设计了二维指令系统的寻址方式和二维指令的寄存器虚拟描述方法。在可重构分组密码协处理器的指令编程原则的基础上,以AES算法为例进行了编程说明。搭建了一体化验证平台,通过指令验证和系统验证证明了可重构密码协处理器的正确性。在处理器面积、性能与能效上与基于VLIW架构的可重构分组密码协处理器进行了比较。比较结果显示:1)在同一工艺下处理器面积减少了约6273928μm2;2)对于常见的分组密码算法,性能平均提高了1.17~3.89倍;3)对于常见的分组密码算法,能效平均提高了1.7~5.66倍。与其他处理在性能方面进行比较,比较结果显示:对于DES、AES、IDEA三种常见密码算法,多任务并行情况下协处理器的密码处理性能是其他单核密码处理器的1.1~8.92倍,是其他多核密码处理器的0.48~1.6倍。
【关键词】：分组密码 可重构 能效 指令集体系结构 指令束结构
【学位授予单位】：解放军信息工程大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN918.2
【目录】：

• 摘要4-5
• Abstract5-12
• 第一章 绪论12-18
• 1.1 研究背景12-14
• 1.2 国内外研究现状14-15
• 1.2.1 可重构密码协处理器发展现状14
• 1.2.2 处理器体系架构发展现状14-15
• 1.2.3 主要研究基础15
• 1.3 研究内容与创新点15-16
• 1.3.1 研究内容15-16
• 1.3.2 主要创新点16
• 1.4 论文结构安排16-18
• 第二章 分组密码特征及处理器指令集体系结构分析18-34
• 2.1 分组密码算法特征18-24
• 2.1.1 分组密码结构特征分析18-21
• 2.1.2 分组密码基本运算特征分析21-22
• 2.1.3 分组密码处理特征总结22-24
• 2.2 处理器指令指令集体系结构分析24-27
• 2.2.1 超长指令字处理器指令集体系结构25-26
• 2.2.2 链式处理器指令集体系结构26-27
• 2.2.3 传输触发架构处理器指令集体系结构27
• 2.3 可重构分组密码协处理器功耗特征分析27-31
• 2.3.1 可重构分组密码协处理器面积分析28-29
• 2.3.2 可重构分组密码协处理器指令级功耗分析29-31
• 2.4 面向分组密码算法的高能效二维指令系统研究思路31-32
• 2.5 本章小结32-34
• 第三章 可重构分组密码协处理器指令集体系结构研究34-50
• 3.1 可重构分组密码协处理器指令集体系结构建模34-42
• 3.1.1 可重构分组密码协处理器二维指令系统的概念34-37
• 3.1.2 可重构分组密码协处理器二维指令集体系结构能效模型37-38
• 3.1.3 可重构分组密码协处理器二维指令集体系结构能效模型分析38-42
• 3.2 可重构分组密码协处理器二维指令集体系结构42-46
• 3.2.1 可重构分组密码协处理器体系架构42-44
• 3.2.2 二维指令系统的轮式流水执行结构44-45
• 3.2.3 二维指令系统的堆叠式并行处理结构45-46
• 3.3 数据级联交互网络研究与设计46-49
• 3.3.1 数据级联交互网络硬件架构47-48
• 3.3.2 数据链接网络48-49
• 3.3.3 取数网络及选择网络设计49
• 3.4 本章小结49-50
• 第四章 二维指令系统结构及指令集研究与设计50-70
• 4.1 基于VLIW架构协处理器的指令系统分析50-51
• 4.2 二维指令系统的指令分类51-57
• 4.2.1 二维指令系统指令束51-55
• 4.2.2 微指令集设计55-57
• 4.3 二维指令系统编码技术研究与设计57-65
• 4.3.1 指令模板编码设计57-58
• 4.3.2 操作码及操作模式的统一编码技术58-59
• 4.3.3 运算微指令集59-65
• 4.4 二维指令系统的寻址方式研究65-69
• 4.4.1 指令存储器的寻址方式65-66
• 4.4.2 数据存储器的寻址方式设计66-67
• 4.4.3 二维指令系统的寄存器虚拟描述方法67-69
• 4.5 本章小结69-70
• 第五章 指令编程、验证及性能评估70-80
• 5.1 指令编程及算法实现70-71
• 5.2 系统验证71-75
• 5.2.1 验证平台72-73
• 5.2.2 验证结果73-75
• 5.3 性能评估75-79
• 5.3.1 ASIC实现结果75-76
• 5.3.2 协处理器性能评估76-77
• 5.3.3 协处理器能效比较77-79
• 5.4 本章小结79-80
• 第六章 总结与展望80-82
• 6.1 总结80-81
• 6.2 展望81-82
• 致谢82-83
• 参考文献83-86
• 作者简历86-87
• 附录A:控制微指令集87-94
• 附录B:配置及长控制指令集94-101
• 附录C:基于二维指令系统的密码算法实现101-103

【参考文献】

中国期刊全文数据库 前6条

1 戴乐育;李伟;徐金甫;李军伟;;面向任务级的多核密码处理器数据分配机制[J];计算机工程与设计;2015年01期

2 李军伟;戴紫彬;南龙梅;戴乐育;李伟;;多引擎密码SoC并行处理技术研究与设计[J];计算机工程与设计;2014年07期

3 叶宾;;众核构造高性能密码算法协处理器[J];通信技术;2013年04期

4 孟涛;戴紫彬;;分组密码处理器的可重构分簇式架构[J];电子与信息学报;2009年02期

5 张闻宇;张海纳;;改进的7轮AES-192的碰撞攻击[J];山东大学学报(理学版);2007年04期

6 温淑鸿;崔慧娟;唐昆;;有效利用片上分块存储器[J];清华大学学报(自然科学版);2006年01期

中国博士学位论文全文数据库 前2条

1 严明;面向领域应用的异构多核SoC系统结构设计与优化[D];国防科学技术大学;2011年

2 胡豫濮;分组密码的设计与安全性分析[D];西安电子科技大学;1999年

中国硕士学位论文全文数据库 前3条

1 黄伟;面向云计算的性能与功耗可配置安全终端技术研究[D];复旦大学;2011年

2 赵丽丽;基于TTA内核的流处理器设计的研究[D];上海交通大学;2010年

3 杨晓辉;面向分组密码处理的可重构设计技术研究[D];解放军信息工程大学;2007年

  本文关键词：可重构分组密码协处理器二维指令系统研究与设计，由笔耕文化传播整理发布。

，

本文编号：257193