基于表面势的多晶硅纳米线晶体管直流（DC）紧凑模型的研究

发布时间：2018-04-07 16:53

本文选题：多晶硅纳米线晶体管　切入点：单栅SOI　出处：《暨南大学》2016年博士论文

【摘要】：目前,在智能系统的集成电路设计及其器件制备技术领域,计算机模拟已成为不可缺少的工具,可用于帮助工程设计者预测电路与器件工作的准确信息。此外,多晶硅晶体管器件的制备技术也日益成熟,并已广泛应用于智能系统的超大规模集成电路设计;特别是在有源矩阵液晶显示器、静态随机存储器、以及智能生物传感器等领域,由多晶硅晶体管等薄膜器件构成的集成电路,其集成度和复杂度更是不断提高。因此,非传统结构的多晶硅纳米线晶体管便应运而生,用于抑制半导体器件的短沟道效应,并有力地推动多晶硅薄膜晶体管几何尺寸的等比例缩小,提高了器件的电学特性。但是,提高智能芯片的集成度,一方面需要将相应的多晶硅纳米线晶体管紧凑模型,嵌入到器件制备工艺的软件工具中,才能准确地给出与器件电学特性相一致的数学关系,并以此作为优化纳米线薄膜器件制备技术的指南;另一方面,同样也需要将相应的多晶硅纳米线晶体管紧凑模型嵌入到集成电路设计的仿真器,用于帮助设计者完成电路分析、预测电路性能、验证设计意图,以及提高IC成品率。由于器件制备及其电路设计都需要依托多晶硅纳米线晶体管紧凑模型为计算机模拟设计提供依据,因此,对包括单栅SOI、双栅、三栅、围栅结构在内的多晶硅纳米线晶体管器件的电学特性进行建模研究,这既是业界的迫切需求,对智能系统的集成电路设计与器件制备产业的发展,也具有深远的意义。本文基于单栅SOI、双栅、三栅和围栅结构在内的多晶硅纳米线晶体管器件工作的物理机理,建立适用于智能系统集成电路设计与器件制备模拟软件的多晶硅纳米线晶体管直流紧凑模型,开展并完成了以下研究工作:其一,建立单栅多晶硅SOI晶体管器件的漏电流解析模型。在多晶硅纳米线晶体管研究过程中,单栅多晶硅SOI晶体管器件以其技术日臻成熟,栅结构简结、短沟道效应抑制能力强于传统体硅晶体管器件,已成为其他多栅结构多晶硅纳米线晶体管建模研究的前提和基础。首先,本文基于沟道部分耗尽假设,考虑到能带中具有单一指数分布的陷阱态和沟道中具有均匀分布的掺杂浓度对载流子密度的影响,建立单栅多晶硅SOI晶体管器件的一维泊松方程,并推导关于表面势的隐含方程。注意到该方程由于以超越函数的形式描述了表面势与栅源电压、沟道电压的数学关系,难以获得适用于器件制备和电路设计模型所需的解析解,因此通过数学近似的方法,提出了表面势的快速非迭代求解算法,并详细分析了沟道电势、陷阱态密度、和掺杂浓度对器件表面势影响的物理机理。对比传统的数值迭代求解算法,所提出的快速非迭代算法不仅提高了电路仿真器的计算效率并节约了计算资源,而且对比数值迭代的计算结果,其绝对误差小于10-5v。其次,基于表面势,利用薄层电荷模型,建立单栅多晶硅soi晶体管器件的漏电流解析模型,该模型适用于器件的正向工作区,可以在不同工作区之间无需引入光滑函数便实现自然过渡,并准确地表征了各工作区及其之间过渡区域的漏电流特性。再者,对漏电流的高阶效应,则综合考虑了漏至势垒降低(dibl)效应和晶格散射机制对有效迁移率的影响,以及通过有效漏源电压的函数形式描述了速度饱和效应。最后,从转移特性和输出特性两个方面,将所建立的漏电流模型的解析结果与实验测试结果进行对比,验证了模型的准确性和有效性。其二,建立双栅多晶硅纳米线晶体管器件的漏电流解析模型。由于器件的沟道薄且同时受到两个栅极的作用,双栅多晶硅纳米线晶体管的短沟道抑制能力强于单栅多晶硅soi晶体管,但两个栅极的共同作用和有源区材料甚薄使器件沟道完全耗尽,因此双栅多晶硅纳米线晶体管的中心电势与表面势之间存在耦合关系,这同时也是后续进一步完成三栅和围栅多晶硅纳米线晶体管建模工作必需解决的核心问题。首先,对沟道任意掺杂的双栅多晶硅纳米线晶体管建立一维泊松方程,结合沟道完全耗尽状态下的边界条件,推导双栅多晶硅纳米线晶体管表面势与中心电势的耦合关系。基于分区域近似方法,利用lambertw函数等数学分析方法,分别在亚阈值1区、亚阈值2区和强反型区这三个工作区域中,非迭代地求解器件的表面势与中心电势。同时,利用数值迭代计算结果验证了该算法的准确性,并进一步揭示沟道电势、陷阱态密度和掺杂浓度等参量对表面势的影响。针对分区域近似法在过渡区域物理意义不明确且误差较大的问题,提出有效电荷密度方法,推导器件的表面势与中心电势的非迭代解,该表面势求解算法完整统一,且无需引入光滑函数,因此在过渡区域的精度得到提高。再者,基于表面势与中心电势的非迭代算法,考虑到器件沟道区的体反型现象,利用pao-sah重积分模型,解析求解双栅多晶硅纳米线晶体管的漏电流,并综合考虑了dibl、晶格散射、速度饱和效应等器件的高阶效应。最后,将提出的漏电流解析模型与不同沟道长度的双栅多晶硅纳米线晶体管的实验测试值进行对比,结果证明本文模型可以准确地描述双栅多晶硅纳米线晶体管的直流特性。其三,建立三栅多晶硅纳米线晶体管器件的漏电流解析模型。由于三个栅极同时控制沟道,因此三栅多晶硅纳米线晶体管对器件短沟道效应的抑制能力更优于双栅多晶硅纳米线晶体管。注意到在直角坐标系下,基于沟道电势缓变近似和器件栅结构的对称性,单栅多晶硅soi晶体管和双栅多晶硅纳米线晶体管的泊松方程均可简化为一维形式求解;然而,对于三栅多晶硅纳米线晶体管而言,由于栅结构对称性的缺失,将导致描述器件电学特性的泊松方程仅可简化成二维形式求解,这对非迭代求解表面势并建立器件漏电流解析模型提出了新挑战。首先,考虑到由于器件沟道的电势满足线性叠加原理,因此在器件物理上可将三栅多晶硅纳米线晶体管拆分成类单栅多晶硅soi晶体管和类双栅多晶硅纳米线晶体管两个部分的叠加,则二维泊松方程在数学处理上相应地分解为x轴和y轴两个方向上的一维泊松方程。接着基于分区域近似法,利用lambertw函数和中间变量方法,对上述两个方向的泊松方程分别非迭代求解其表面势与中心电势,并利用光滑函数完成各工作区域的连续过渡。叠加上述两个部分的算法结果,推导三栅多晶硅纳米线晶体管的表面势和中心电势,从电势叠加的角度解释cornereffect。其次,基于中间变量,并考虑到沟道区的体反型现象,利用pao-sah重积分模型,解析求解三栅多晶硅纳米线晶体管器件的漏电流。最后,与实验测量获得的转移特性和输出特性进行比较,验证了所提出的漏电流解析模型结果的准确性和适用性。其四,建立围栅多晶硅纳米线晶体管器件的漏电流解析模型。由于围栅结构上的沟道区被栅极完全包围,这相当于四个栅极同时作用于器件沟道,因此围栅多晶硅纳米线晶体管的短沟道抑制能力最强。但对比单栅多晶硅soi、双栅和三栅多晶硅纳米线晶体管的器件结构,围栅多晶硅纳米线晶体管的栅结构在柱坐标系下才具备对称性,这将导致非迭代求解表面势并解析求解器件漏电流存在困难。首先,针对上述问题,综合分区域近似和中间变量方法,以lambertw函数为核心,完成器件表面势与中心电势的非迭代求解;同时,定义器件各工作区域的电压范围,并阐明掺杂浓度对各工作区表面势的影响。其次,基于中间变量方法,解析求解pao-sah重积分,推导了器件漏电流的解析解。再者,给出有效迁移率的表达式,使之同时考虑到dibl、晶格散射、速度饱和等器件高阶效应对漏电流的影响。最后,分别将围栅多晶硅纳米线晶体管漏电流模型的算法结果与长沟道和短沟道器件的实验测试数据进行对比,验证模型的准确性;同时,结合实验数据分析围栅多晶硅纳米线晶体管的陷阱态密度对器件漏电流的影响。综上所述,本文提出的多晶硅纳米线晶体管器件的直流紧凑模型,主要是以器件工作的物理机理和表面势隐含方程的快速非迭代求解为基础进行建构,因此适用于嵌入智能系统的集成电路设计与器件制备的模拟软件,用于完成计算机的模拟工作。全文从泊松方程出发,推导了器件的表面势与中心电势的耦合关系,并非迭代地求解表面势与中心电势,这一算法的精度高、模型参数的物理意义明确;同时,考虑到沟道区存在体反型现象,器件的漏电流可由pao-sah重积分解析求解得到,这相对于薄层电荷模型,更具有运算速度快、器件物理意义清晰等优点;此外,分别采用数值迭代计算、器件二维仿真工具和不同尺寸多晶硅纳米线晶体管的实验测试结果等方法,对所建立模型的准确性和适用性进行了充分的交叉验证。最后需要指出,考虑到非晶金属氧化物纳米线晶体管沟道薄膜材料的陷阱态分布与多晶硅材料相似,因此本文提出的多晶硅纳米线晶体管器件直流紧凑模型的建模思想与方法,也可适用于构建非晶金属氧化物纳米线晶体管器件的直流紧凑模型。
[Abstract]:......
【学位授予单位】：暨南大学
【学位级别】：博士
【学位授予年份】：2016
【分类号】：TN32

【相似文献】