数控系统现场总线安全技术研究与应用

发布时间：2020-06-27 12:31

【摘要】：随着数控系统及数控机床对系统安全性能需求的不断提高,要求数控系统及相关设备具有安全功能,实现对人员、设备及环境的保护,减少安全事故的发生。数控系统及数控机床安全已成为国内外数控厂商关注的焦点,并成为下一代数控系统的重要功能。数控系统的现场总线通信是数控系统的一项关键技术,现场总线技术作为数控系统通信的核心,是实现功能安全的关键基础部件。传统的数控系统总线虽然具有安装方便、成本低、集成度高等优点,但是并没有从设计安全系统的角度来考虑数控系统的需求。综上所述,本文开展数控系统安全总线的体系结构及现场总线相关安全技术的研究,将功能安全的理论与数控系统现场总线的设计过程相结合,分别在现场总线的物理层、链路层及应用层采用多种安全方法来设计可以达到特定安全等级的数控系统现场总线,满足数控系统对安全总线的需求,为实现数控系统的各项安全功能打下坚实的基础。论文的主要研究内容包括以下几方面:1.安全系统及安全总线结构研究。对功能安全系统的相关标准进行了介绍。研究了设计安全系统过程中的风险评估、等级验证等方法。分析了安全仪表系统的主要结构及特点。在对安全相关系统的理论基础及设计验证方法研究的基础上,根据数控系统对于安全总线的需求,提出了安全总线的通信模型。该安全总线通信模型在物理层、链路层采用不同的安全策略来提高总线的安全等级,实现总线通信的整体安全。2.现场总线光纤通信接口的设计。针对总线的光纤通信接口的设计需求,结合安全总线的通信模型,在物理层使用光纤进行通信,提高了通信的准确性,降低了通信出错的概率,从本质上提升了通信的可靠及安全性。提出一种使用FPGA技术实现光纤通信接口的方法。在FPGA内部实现了光纤物理层的功能,提高了系统集成度,同时也减少了外围专用芯片的使用,降低了成本。通过实验验证了该光纤通信接口在功能及性能方面,都可以满足设计需求。3.基于帧转发方式支持冗余结构的现场总线的研究。帧转发方式在物理层、数据链路层内对总线传输的数据帧进行操作,实现对包括冗余环网结构的多种总线网络拓扑的支持。帧转发方式可以选择更短的路径将数据帧送达,可以有效的减少链路的通信量。4.基于透明传输方式支持冗余结构的现场总线的研究。在透明传输的通信系统中,提出了“Deaf Time”机制,用于解决双环拓扑的数据冲突问题。并且在冗余双环形拓扑中,数据自动选择较短的路径到达目的地。经过实验测试,透明传输方式有更小的通信延迟,实现的时候占用更少的资源。两种支持冗余结构的光纤通信系统,通过在链路上的冗余,增强了系统的硬件容错能力,提高整体的安全等级。5.具有安全功能的数控系统总线应用层的研究。针对总线应用层的安全需求,设计了总线应用层的安全通信方法,包括安全帧的结构、时间窗机制、循环冗余校验、期待机制及数据冗余等技术,并对综合的剩余错误率进行了系统的理论分析,给出了该安全通信方法的剩余错误率及所对应的安全等级的计算方法。结合实验,给出了时间窗机制设定通信窗口大小的具体实施过程。最后通过实际的实验,验证了该方法中使用的各种机制检错的能力可以达到预期要求。
【学位授予单位】：中国科学院研究生院(沈阳计算技术研究所)
【学位级别】：博士
【学位授予年份】：2015
【分类号】：TG659;TP273
【图文】：

总线,数控系统,安全功能

图 2- 12 与安全总线共同使用的安全光幕数控系统安全总线通信模型作为数控系统安全功能的一项重要机能，总线安全功能基于现有的数控，配合数控系统机床控制单元 MCU、安全伺服单元、安全 IO 单元等设系统的整体安全。虽然普通的总线提供了较好的可靠性，但是在某些比较恶劣的场景下，或其他装置对通信线路或设备造成了较大的影响，导致总线上的某段通那么在这个故障设备之后的所有设备将无法和主站通信。这就是使用单载多个设备存在的安全上的缺陷，这也已经引起总线技术研究人员的。解决这一问题的关键技术是使用有容错技术能力的通信拓扑，比如冗术。冗余环网的拓扑结构可以在物理层提供冗余容错能力，当一条链路么原因导致问题出现后，可以启用备用链路来恢复通信。同时在某根链障的时候，可以进行报警提示，这就可以使系统可以达到较低的失效概是底层的冗余技术，所以对于上层的应用并不需要做什么更改。

输出波形,时钟控制,输出波形,模块

并且设置两个时钟之间的相位差为 90°。在本系统中外部使的晶振，那么产生了两路相位差为 90°频率为 150Mhz 的时钟。这过采样模块使用。使用了 90°的相位差其实是为了能够同时利用两钟的上升沿和下降沿，来实现较高的采样频率的功能。用另外一路 PLL 产生 10x 的时钟信号（使用乘数因子 10，除数因子信号给并串转换模块使用，因为当一个 10bits 数据到达之后，必须it 的操作才能把 10bits 的数据发送出去。于内部只有 2 个 PLL，所以 5x 速度的时钟需要单独处理，5x 的时钟用一个单独的模块，将 12.5x 的时钟作为输入，每部进行 2.5 倍的时钟提供给串行过采样模块、数据回复模块和字对齐及检测模块。 5 倍的过采样速率。钟生成模块最终生成的多路时钟的波形图如图 3- 2 所示，其中 rlk、和 tx_refclk 为输入引脚，分别对应复位、接收时钟输入、发送时。clk_1x、rx_clk5x、tx_clk10x、rx_clk_12_5x、rx_clk90_12_5x 为输图中可以看出，rx_clk_12_5x 和 rx_clk90_12_5x 两个时钟的相位差

【相似文献】