集成电路ESD静电防护设计及闩锁免疫研究

发布时间：2024-06-15 04:30

　　随着集成电路工艺的进步,CMOS集成电路规模不断缩小以在同一区域封装更多的晶体管来提高运行速度和性能,栅极氧化物尺寸也被缩小以增加晶体管的电流密度,这使得集成电路芯片愈发脆弱,ESD静电放电造成的电子产品失效日渐显著,严重恶化芯片的可靠性。因此,集成电路的ESD防护问题也越发受到国内外产业界和学术界的重视,越来越多的产业界和学术界的研究人员投入到集成电路的ESD防护设计领域进行了深入研究,ESD静电防护也已经成为了半导体行业新的研究热点。本文的主要研究方向是ESD防护设计中的抗闩锁研究。文中介绍了ESD防护的相关基本理论和设计难点,基于多种不同的工艺制程及工作电压完成了ESD保护器件的抗闩锁设计,满足了相关应用领域的防护设计要求。本文的主要工作和创新点总结如下:(1)针对先进工艺中常用到的LVTSCR维持电压较低的问题,提出了一种具有低触发电压和高维持电压的MLVTSCR器件。通过将LVTSCR的跨接N+区域分割,并在其中嵌入P+区域,可以有效提升MLVTSCR器件的维持电压。其次,通过在NLVTSCR中引入PLVTSCR器件,构成了另一种新型ILVTSCR。通过在器件中引入一条新的电...

【文章页数】：132 页

【学位级别】：博士

【部分图文】：

图1-1引起集成电路失效的原因比例[2]

第一章绪论1第一章绪论1.1研究工作的背景与意义历史上第一次发现静电的是公元前600年左右的希腊人，他们注意到被毛发摩擦的琥珀能够吸引其他轻的物体，然而在接下来的几千年里并没有对静电有更多的发现。直到17世纪初和18世纪，吉尔伯特、富兰克林和库伦先后对静电有了更进一步的研究[1]....

图1-2集成电路在生产和系统应用各环节的ESD冲击类型和防护措施[3]

第一章绪论3第三是对集成电路应用在电子系统中时进行系统级防护，在电子系统中加入额外的分立ESD防护器件。由于片上ESD保护能力有限，为保证整个系统免受ESD应力的损伤，需要在电子系统中加入外部ESD元件，如瞬态电压抑制器（TVS，TransientVoltageSuppresso....

图1-3CMOS中latch-up路径示意图和等效电路

大电流。这种大电流可能会导致电路故障甚至造成芯片被永久性破坏。Latch-up的防范是IC布局最重要的措施之一。随着IC制造工艺的发展，芯片的封装密度和集成度越来越高，单个芯片上的器件也越来越密集，寄生PNP和NPN的β值随着距离的减小也越来越大，芯片产生latch-up的可能性....

图2-1HBM模型[10]

电子科技大学博士学位论文10低到1kV。（a）（b）图2-1HBM模型[10]。(a)等效电路；(b)电流波形2.1.2机器放电模型机器放电模型（MM）表征为积累了静电荷的机器（如机械手臂）触碰芯片时，该静电荷由pin脚放电[11]。机器放电模型（MM）的工业标准为EIAJ-IC....

本文编号：3994929