基于FPGA的高性能算法实现的设计模式及其应用研究

发布时间：2021-01-09 20:11

　　近年来,随着大数据、云计算以及人工智能等相关领域研究和应用的不断深入,导致需要计算的数据体量急剧增长。诸如数据库、智能算法、深度学习、在线预测以及无人驾驶等各种计算密集型应用对计算能力的需求已远远超出了传统通用处理器（CPU）的处理能力。从上个世纪60年代开始,人们就对可并行的计算问题提出了用并行计算（Parallel Computating）的方法来对算法进行加速,以实现更高的计算性能,从而提升解决问题的效率。伴随着CPU处理能力和相关技术的不断迭代,并行计算系统的计算能力不断提升。然而,近几年半导体技术几乎达到了物理极限,摩尔定律几近失效,但数据量的增长对计算能力的要求却仍在不断提升。进入21世纪,人们开始探索用异构计算（Heterogeneous Computation）等新的计算形态来提升计算能力。FPGA是一种可编程芯片,它将算法逻辑直接翻译为晶体管电路的组合,在计算速度、延时和功耗等方面优于通用处理器。因而,其在众多应用场景中有着重要地位,并成为异构计算领域的研究热点。然而,FPGA的硬件架构虽然为其带来了很高的计算性能,但却使基于FPGA的算法设计方法面临挑战:（1）基于... 

【文章来源】：吉林大学吉林省 211工程院校 985工程院校 教育部直属院校

【文章页数】：129 页

【学位级别】：博士

【文章目录】：
摘要
abstract
第1章 绪论
    1.1 研究背景及意义
    1.2 研究现状与分析
    1.3 本文研究内容
    1.4 文章组织架构
第2章 FPGA上高性能算法实现的设计模式及其性能评价标准
    2.1 FPGA上高性能算法实现研究基础
    2.2 基于FPGA的高性能算法实现设计模式
        2.2.1 有利于提升FPGA上算法实现性能的流式数据
        2.2.2 构建FPGA上高性能算法实现的设计模式
    2.3 高性能算法实现的性能评价标准
        2.3.1 适用于基于FPGA的异构计算形态的加速比评价方法
        2.3.2 针对HLS的性能误差方程和HLS综合结果性能评价方程
    2.4 本章小结
第3章 应用脉动式线性框架设计模式的线性排序算法实现
    3.1 FPGA实现排序算法基础
    3.2 基于扩展非严格偏序序列的线性排序算法
        3.2.1 扩展非严格偏序序列
        3.2.2 基于扩展非严格偏序序列的线性排序算法
        3.2.3 基于非严格偏序序列的线性排序算法证明
        3.2.4 基于非严格偏序序列的线性排序算法的评价
    3.3 基于非严格偏序序列的线性排序算法在FPGA上的实现
        3.3.1 状态机设计
        3.3.2 排序微处理器设计
        3.3.3 性能评估
        3.3.4 当待排序数据规模大于线性排序器排序能力时的解决方案
    3.4 性能评测及分析
        3.4.1 Z-turn平台上的线性排序器性能
        3.4.2 KCU105平台上的线性排序器性能
        3.4.3 与当前最新的并行排序算法和线性排序算法的性能比较
    3.5 本章小结
第4章 应用多级流水“映射-归并”框架设计模式的群智能算法实现通用框架
    4.1 FPGA实现群智能算法研究基础
    4.2 群智能算法框架分析及基于流数据的算法重构
        4.2.1 群智能算法框架分析
        4.2.2 群智能算法的并行性及数据流分析
    4.3 算法实现
        4.3.1 FASI的基础框架
        4.3.2 FASI在FPGA上的实现
        4.3.3 FASI在GPU上的实现
        4.3.4 FASI在Multi-core CPU上的实现
        4.3.5 使用和未使用多级流水“映射-归并”框架设计模式的FASI性能比较
    4.4 性能评测及分析
        4.4.1 性能评估实验环境
        4.4.2 FASI在FPGA上的性能
        4.4.3 FASI在GPU上的性能
        4.4.4 FASI在Multi-core CPU上的性能
        4.4.5 FASI在FPGA、GPU和Multi-core CPU上的性能比较
    4.5 本章小结
第5章 总结与展望
    5.1 工作总结
    5.2 工作展望
参考文献
作者简介及在学期间所取得的科研成果
致谢


【参考文献】：
期刊论文
[1]基于Cyclone FPGA实现的4×2.048 Mb/s HDB3编解码系统[J]. 杨焱,于大勇.  现代电子技术. 2006(21)

硕士论文
[1]基于DCP理论的图像去雾算法改进与并行优化[D]. 张祎.西安电子科技大学 2017
[2]FPGA工艺映射算法的优化研究[D]. 余超凡.复旦大学 2014



本文编号：2967319