制程差异感知的闪存存储系统优化研究
发布时间：2021-08-25 00:48
近二十年来,闪存已经逐渐替代硬盘被广泛应用于各种存储设备,如数据库,计算机,移动设备等等。目前闪存的发展主要依赖于尺寸的缩小、存储密度的增加（单个闪存单元比特个数的增加）或堆叠更多闪存单元（3D闪存）的方式降低闪存价格。然而,在制作过程中,闪存单元的尺寸和厚度表现出了越来越明显的差异,称为制程差异现象。它的直观表现是闪存单元的性能和可靠性存在不同程度的差异。或快或慢,或强或弱的闪存为嵌入式系统的发展带来了机遇,也带来了挑战。站在系统优化的角度,表现优良的闪存单元是性能和可靠性优化的目标。然而,一方面,闪存的制程差异现象是未知的;另一方面,表现优良的闪存单元是有限的,不妥当的博弈可能导致性能和可靠性下降。本文从闪存性能和可靠性的深层次影响因素出发,开展制程差异感知的技术优化研究。相对之前的研究工作,本研究通过挖掘闪存的制程差异现象,充分利用优良闪存单元的特征,从根本上提升性能和可靠性。本文主要研究内容如下:（1）针对制程差异感知的闪存写性能优化的研究。写性能是闪存设备性能的关键问题。通过分析写速度和闪存块可靠性的关系,很多闪存块被发现可以使用更大的写速度,从而提升性能。本工作首先根据闪存...
【文章来源】：重庆大学重庆市 211工程院校 985工程院校 教育部直属院校
【文章页数】：109 页
【学位级别】：博士
【部分图文】：
存储系统结构
滩钜焓且恢治锢硐窒螅??制作过程中闪存单元不同的间隙和厚度导致。其特征在于不同闪存单元的可靠性和访问时延存在很大的差异。具体地，三星公司发现其所生产的闪存芯片存在高达4倍的可靠性差异[22]。所以，闪存单元表现出了明显的差异，或强或弱，或快或慢。但是，制程差异这一现象还未被考虑到闪存优化设计中。本研究即考虑制程差异现象优化闪存性能和可靠性，从闪存性能和可靠性的深层次影响因素出发，研究制程差异的影响和解决策略。本研究从写性能、保存时间错误导致的刷新以及纠错码可靠性三个角度进行优化。图1.2闪存阵列结构Fig.1.2Theflasharray1.2研究背景1.2.1闪存基本原理闪存芯片是阵列结构，每个闪存块中有M个闪存页，而每个闪存页中又有n个闪存单元构成，如图1.2所示，左边是闪存阵列结构，而右边是闪存单元的结构。闪存有三个基本操作，写操作，读操作和擦除操作。其中，写和读操作的操作单位都是闪存页，而擦除操作的基本单位是闪存块。对于写操作，数据会先写入页缓存（PageCache）中，然后再写入地址缓存（AddressBuffer）选定的闪存页（字线i，WLi）中。在写入时，闪存会先对选中WLi的控制极（ControlGate，简称CG）加高电压使得写操作可以进行，而其他WL的CG加低电压避免写入，并根据页缓存中的数据对BL加相应的电压，充入需要的电荷量。通常，闪存单元中的电荷量跟闪存单元的存储内容一一对应。如图1.2右侧所示，对于每一个闪存单元，电荷存储在浮栅极（FloatingGate，简称FG）中，而浮栅极的上下层均是绝缘的氧化层，使得充入的电荷不会流出，实现了非易失性存储。读操作是写操作的反
重庆大学博士学位论文10图1.6闪存研究现状Fig.1.6RelatedworkonNANDflash1.3.1制程差异现象研究现状分析针对闪存的制程差异现象，很多工作首先测量了闪存块的差异程度。SMARTModularTechnologies公司在2010年的FlashSummit[62]上便展现了制程差异现象，早期的闪存块间的错误率（BitErrorRate，简称BER）差异有3.5x，而后期的BER差异高达40x。而去掉最好最坏的情况，中间80%的闪存块的BER其实是均匀分布的。在2013年，三星公司对35nmMLC闪存以反复擦除写入读取的方式做了测量，发现闪存块最差都能支持4999次擦写，高于工厂给定的3000次擦写次数，而最高的可支持上万次。最终对所有的闪存块进行了统计，发现闪存块可支持的擦写次数与其位置无关，平均可擦写8524次，标准差为1318次[22]。这就说明闪存块确实有着很大的可靠性差异。进一步，他们还测量了其他一系列参数，如写时延，读时延和擦除时延。最终根据这些结果归纳得出了一个衡量闪存寿命的线性模型，模型中采用了擦写次数和写时延两个参数。美国伦斯勒理工学院的Pan同样在2013年对35nm的MLC闪存做了测量。测量选取了1000个闪存块，发现闪存块在均被擦除了15K后，表现出不同的BER。通过拟合，发现闪存块的BER呈对数正态分布，进一步通过建模推算出闪存块的可擦写次数的分布区间为[15000,24600][21]。在这个发现的基础上，此工作提出了一个基于BER的动态贪婪均衡磨损策略，使用BER作为衡量闪存好坏的标准，优先分配BER低的闪存块使用，并且动态调整冷数据存放到BER高的闪存块上，以此提升闪存寿命。以上两个测量工作均针对的是闪存块单元，但实际上闪存块内部的闪存页之间也存在可靠性的差异。瑞士洛桑联邦理工学院的Jimenez等人便测量了一个闪存
本文编号：3361050
【文章来源】：重庆大学重庆市 211工程院校 985工程院校 教育部直属院校
【文章页数】：109 页
【学位级别】：博士
【部分图文】：
存储系统结构
滩钜焓且恢治锢硐窒螅??制作过程中闪存单元不同的间隙和厚度导致。其特征在于不同闪存单元的可靠性和访问时延存在很大的差异。具体地，三星公司发现其所生产的闪存芯片存在高达4倍的可靠性差异[22]。所以，闪存单元表现出了明显的差异，或强或弱，或快或慢。但是，制程差异这一现象还未被考虑到闪存优化设计中。本研究即考虑制程差异现象优化闪存性能和可靠性，从闪存性能和可靠性的深层次影响因素出发，研究制程差异的影响和解决策略。本研究从写性能、保存时间错误导致的刷新以及纠错码可靠性三个角度进行优化。图1.2闪存阵列结构Fig.1.2Theflasharray1.2研究背景1.2.1闪存基本原理闪存芯片是阵列结构，每个闪存块中有M个闪存页，而每个闪存页中又有n个闪存单元构成，如图1.2所示，左边是闪存阵列结构，而右边是闪存单元的结构。闪存有三个基本操作，写操作，读操作和擦除操作。其中，写和读操作的操作单位都是闪存页，而擦除操作的基本单位是闪存块。对于写操作，数据会先写入页缓存（PageCache）中，然后再写入地址缓存（AddressBuffer）选定的闪存页（字线i，WLi）中。在写入时，闪存会先对选中WLi的控制极（ControlGate，简称CG）加高电压使得写操作可以进行，而其他WL的CG加低电压避免写入，并根据页缓存中的数据对BL加相应的电压，充入需要的电荷量。通常，闪存单元中的电荷量跟闪存单元的存储内容一一对应。如图1.2右侧所示，对于每一个闪存单元，电荷存储在浮栅极（FloatingGate，简称FG）中，而浮栅极的上下层均是绝缘的氧化层，使得充入的电荷不会流出，实现了非易失性存储。读操作是写操作的反
重庆大学博士学位论文10图1.6闪存研究现状Fig.1.6RelatedworkonNANDflash1.3.1制程差异现象研究现状分析针对闪存的制程差异现象，很多工作首先测量了闪存块的差异程度。SMARTModularTechnologies公司在2010年的FlashSummit[62]上便展现了制程差异现象，早期的闪存块间的错误率（BitErrorRate，简称BER）差异有3.5x，而后期的BER差异高达40x。而去掉最好最坏的情况，中间80%的闪存块的BER其实是均匀分布的。在2013年，三星公司对35nmMLC闪存以反复擦除写入读取的方式做了测量，发现闪存块最差都能支持4999次擦写，高于工厂给定的3000次擦写次数，而最高的可支持上万次。最终对所有的闪存块进行了统计，发现闪存块可支持的擦写次数与其位置无关，平均可擦写8524次，标准差为1318次[22]。这就说明闪存块确实有着很大的可靠性差异。进一步，他们还测量了其他一系列参数，如写时延，读时延和擦除时延。最终根据这些结果归纳得出了一个衡量闪存寿命的线性模型，模型中采用了擦写次数和写时延两个参数。美国伦斯勒理工学院的Pan同样在2013年对35nm的MLC闪存做了测量。测量选取了1000个闪存块，发现闪存块在均被擦除了15K后，表现出不同的BER。通过拟合，发现闪存块的BER呈对数正态分布，进一步通过建模推算出闪存块的可擦写次数的分布区间为[15000,24600][21]。在这个发现的基础上，此工作提出了一个基于BER的动态贪婪均衡磨损策略，使用BER作为衡量闪存好坏的标准，优先分配BER低的闪存块使用，并且动态调整冷数据存放到BER高的闪存块上，以此提升闪存寿命。以上两个测量工作均针对的是闪存块单元，但实际上闪存块内部的闪存页之间也存在可靠性的差异。瑞士洛桑联邦理工学院的Jimenez等人便测量了一个闪存
本文编号：3361050
本文链接：https://www.wllwen.com/shoufeilunwen/xxkjbs/3361050.html
