基于片上网络的众核系统的设计与优化

发布时间：2021-09-01 10:05

　　随着纳米工艺的发展,以及集成电路的设计方法、生产技术、芯片封装和测试技术的进步,晶体管的尺寸越来越小,单个芯片上集成的晶体管的数量成倍增长。大规模集成电路,以及超大规模集成电路（Very Large Scale Integration）已经成为嵌入式系统和多处理器系统发展的主要方向。片上多处理器系统（Many-core Systems）的设计框架成为现代嵌入式系统的发展趋势,也是应用最广泛的超大规模集成电路设计。作为最有潜力的下一代片上多处理器系统架构,基于片上网络的众核系统（Network-on-Chip,简称NoC）互联结构能够提供超强大的并行处理能力、高带宽的片上数据传输能力、高效的计算和通信资源利用率以及系统良好的可扩展性,已经被广泛应用于高性能嵌入式系统。处理器单元个数不断上升以满足任务运行的性能需求。然而,芯片上密集的处理器运行时所产生的功耗密度急剧上升,将会导致处理器的温度升高,进而影响芯片的热可靠性,进而严重威胁芯片的寿命。因此,芯片上集成的处理单元无法在同一时间全部开启或者运行在高效率的状态下,其中一部分不得不被关闭以保证温度可靠性,这就是所谓的暗硅现象。针对暗硅片上... 

【文章来源】：重庆大学重庆市 211工程院校 985工程院校 教育部直属院校

【文章页数】：129 页

【学位级别】：博士

【部分图文】：

众核系统的发展过程

迟等，发展成为最具有前途的下一代片上众核系统结构（MultiprocessorSystem-on-Chip，简称MPSoC）设计方案。针对当下深度学习应用中计算和数据传输对系统的性能带来的前所未有的挑战，Xilinx在2019年发布了片上网络系统架构产品VersalPlatform[1,2]，作为首个自适应计算加速平台（AdaptiveComputeAccelorattionPlatform，简称ACAP），采用片上网络的结构将可适配性的多核系统（Adaptive/MulticoreProcessingSystem）、人工智能（ArtificialIntelligence，简称AI）加速引擎、复杂信号处理和可编程的适配引擎等互联。图1.2众核系统的互联结构发展过程Fig.1.2Thedevelopmentoftheinterconnectionofmany-coresystems基于片上网络的众核系统具有芯片集成度高、计算并行性高、数据交互延迟低、系统能耗低、设计验证方法简单等优势。然而，随着片上处理器核心的个数不断增长，片上网络众核系统的设计面临着来自芯片功耗密度、编程复杂度、系统可扩展性、芯片的热可靠性、片上通信管理等诸多方面的挑战。其中，快速增长的处理器核心数量所带来的功耗密度上升成为限制其性能发展的瓶颈。加之，在芯片封装技术、散热技术和外部供电能力有限的情况下，芯片上集成的大量晶体管导致高密度的热量分布、芯片过热或过功耗负载将会造成数据损坏、计算错误等。系统的可靠性将会降低，导致不愉快的用户体验，甚至产生意外和事故，以至于严重影响到例如航空航天和医疗等具有高复杂度、高准确性和高可靠性的计算。因此，在有限的空间内，处理器的功耗过高已成为半导体制造尺寸进一步微缩的主要障碍，并且严重威胁到密集计算、移动设备更加微型化以及超级电脑的持续开发等重要的发展领域。另一方面，传统的方法中，针对片上网络众核系统单一地优化系统的性能和

基于片上网络的众核系统的设计与优化总体概述Fig.1.3TheoverviewoftheNoCdeisgnandsystemoptimization


本文编号：3376785