硅通孔（TSV）电学传输特性分析与优化

发布时间：2017-05-02 18:01

  本文关键词：硅通孔（TSV）电学传输特性分析与优化，，由笔耕文化传播整理发布。

【摘要】：随着集成电路特征尺寸的不断缩小,制约二维集成电路发展的问题日益突出,当平面内的资源无法满足集成电路快速发展的需求时,摩尔定律受到了越来越多的挑战。基于硅通孔(Through Silicon Via, TSV)的三维集成电路(Three-Dimensional Integrated Circuit,3D IC)被认为是延续摩尔定律的有效方法之一,该技术利用TSV为堆叠的芯片层间提供垂直互连,改善了层间电互连性能,提高了电路的集成度。虽然基于TSV的3D IC具有诸多优势,且应用前景可观,但目前还有一些问题尚未完全得到解决。比如,用来分析和估算3D IC性能的精确模型、对3D IC性能进行优化的设计方法、对3D IC功率传输进行建模、及实现3D IC低功耗设计的可行方法。本论文针对以上问题进行了研究,并取得了以下研究成果：1、提出了相邻TSV间基于二端口网络的阻抗级耦合通道模型,用于描述TSV与TSV间的串扰效应。通过把耦合通道模型中的阻抗参数代入二端口网络ABCD矩阵中,推导出了相邻两TSV间的耦合强度公式,可用于在3D IC设计初期阶段评估TSV间的串扰效应。通过与三维全波电磁场仿真软件ANSYS HFSS的仿真结果对比,所推公式的计算结果在20 GHz的频段内,和仿真结果吻合良好,另外由设计参数改变而引起的耦合系数变化趋势也可以通过所推公式得到很好的体现,从而验证了所推公式的准确性。2、研究了TSV与再分布层(Re-Distribution Layer, RDL)导线的串扰效应,分析了影响TSV与RDL线间耦合电容的诸多因素,有助于设计者优化3D IC物理布局、改善3D IC信号完整性。研究发现：随着与TSV相邻的RDL线数量的增多,TSV与相应的RDL线间的耦合电容将逐渐减小,而与TSV相距最远的外侧RDL线受到的干扰在所有RDL线中并不是最小；当TSV与单个RDL线相邻时,RDL线上不同位置的小段和TSV间产生的耦合电容值并不一致；当TSV两侧同时有信号RDL线穿过时,信号RDL线对TSV的干扰严重,但通过调整TSV的尺寸(减小直径或增加高度),可以提高TSV抗RDL线干扰的能力。3、提出了存在于TSV和硅衬底间的放电通道模型,经过理论分析和仿真验证,得出了可通过降低放电通道的阻抗来抑制被干扰TSV上串扰噪声的优化设计方法,可为设计者实现3D IC优化设计提供参考和指导。传统的模型把TSV周围的硅衬底视为高阻悬浮态,但事实上硅的电导率(一般为10 S/m)并不能忽略,否则将高估被干扰元件上的串扰噪声电压。在所提的放电通道模型中,分析了各寄生参数的频变特性,提出了放电通道内等效电容和等效电阻的表达式,通过与三维准静态电磁场仿真软件ANSYS Q3D的仿真结果相比较,所提表达式的准确性得到了验证。另外,利用调整硅衬底掺杂浓度的方法,实现了放电通道阻抗的改变,并通过仿真结果,验证了降低放电通道的阻抗可以抑制被干扰TSV上串扰噪声的方法。4、研究了3D IC功率传输问题,建立了3D功率分布网络模型。首先讨论了TSV数量和堆叠芯片层数对功率分布网络所产生电压降的影响,然后分析了TSV内部电流密度分布情况。通过实验结果可知,各层芯片产生的电压降会随着连接各层芯片TSV数量的增加而改善；在芯片堆叠层数较多的3D IC中,芯片的电压降会随着芯片堆叠层数的增加而恶化,但通过增加连接相邻层芯片的TSV数量,可以有效的抑制各层芯片产生的电压降；而随着TSV内部电流密度分布不均的提高,TSV上产生的电压降会增加,从而影响3D IC的信号完整性。5、设计了一款片上基于开关电容的功率转换器,可使3D IC中的各层芯片或各层芯片中的不同功能单元能按性能需求、以理想的速度工作,实现了3D IC低功耗设计的目的。所设计的转换器为多输出结构,能同时为芯片提供全速工作时的电压(VDD,超阈值),低功耗工作时的电压(2VDD/3,近阈值),和超低功耗工作时的电压(VDD/3,次阈值)。通过利用所设计转换器提供的多电源电压供电方式,3D IC中的各层芯片或各层芯片中的不同功能单元能在较为理想的功率模式下工作,从而避免了在单一VDD供电下连续高速工作。本文在基于TSV的3D IC电学特性分析、性能优化研究、功率传输研究、低功耗设计等方面,具有较重要的参考价值和学术意义。
【关键词】：三维集成电路 硅通孔 串扰特性 功率传输 低功耗
【学位授予单位】：西安电子科技大学
【学位级别】：博士
【学位授予年份】：2015
【分类号】：TN401
【目录】：

• 摘要5-7
• ABSTRACT7-14
• 符号对照表14-15
• 缩略语对照表15-19
• 第一章 绪论19-31
• 1.1 研究背景和意义19-21
• 1.2 集成封装技术21-24
• 1.3 基于TSV的3D IC相对优势和所面临挑战24-26
• 1.4 基于TSV的3D IC研究现状26-29
• 1.5 本论文工作内容及框架29-31
• 第二章 基于TSV的3D集成技术与TSV的电学特性31-53
• 2.1 3D集成技术31-37
• 2.1.1 基于TSV的3D集成技术32-34
• 2.1.2 TSV的制备34-37
• 2.2 TSV的电学特性37-51
• 2.2.1 TSV的结构分类37-39
• 2.2.2 圆柱型TSV的寄生参数39-42
• 2.2.3 单端信号TSV42-46
• 2.2.4 TSV阵列46-51
• 2.3 本章小结51-53
• 第三章 基于TSV的3D IC串扰特性研究53-65
• 3.1 TSV与TSV间的串扰研究53-57
• 3.1.1 阻抗级耦合通道模型54-56
• 3.1.2 耦合系数方程56-57
• 3.2 TSV与RDL线间的串扰研究57-62
• 3.2.1 TSV与多个RDL线相邻58-59
• 3.2.2 RDL线上不同区域的耦合电容59-60
• 3.2.3 TSV与RDL线的相互位置60-62
• 3.3 本章小结62-65
• 第四章 基于TSV的3D IC串扰噪声优化研究65-79
• 4.1 相邻TSV间的放电通道65-71
• 4.1.1 放电通道模型65-67
• 4.1.2 放电通道中的寄生参数67-69
• 4.1.3 放电通道阻抗对串扰噪声的影响69-71
• 4.2 串扰噪声优化技术研究71-77
• 4.2.1 相邻TSV间耦合电流分析71-73
• 4.2.2 串扰噪声优化技术在简单电路中的应用73-74
• 4.2.3 串扰噪声优化技术在复杂电路中的应用74-77
• 4.3 本章小结77-79
• 第五章 基于TSV的3D IC功率传输研究和低功耗设计79-101
• 5.1 3D IC功率分布网络(PDN)研究79-89
• 5.1.1 PDN建模79-82
• 5.1.2 TSV数量和堆叠芯片层数对电压降(IR Drop)的影响82-85
• 5.1.3 TSV内部电流密度分布分析85-87
• 5.1.4 TSV内部电流密度对电压降的影响87-89
• 5.2 用于3D IC的多输出功率转换器89-99
• 5.2.1 3D IC功率转换器设计89-92
• 5.2.2 不平衡飞跨电容92-97
• 5.2.3 功率转换器在3D IC低功耗设计中的应用97-99
• 5.3 本章小结99-101
• 第六章 总结与展望101-105
• 6.1 全文总结101-102
• 6.2 工作展望102-105
• 参考文献105-119
• 致谢119-121
• 作者简介121-122

【相似文献】

中国期刊全文数据库 前2条

1 王琳;陈亚洲;万浩江;陈强;;雷电斜向放电通道电磁场建模及计算[J];微波学报;2012年02期

2 ;[J];;年期

中国重要会议论文全文数据库 前3条

1 孙可平;;先驱放电和回击放电通道电场分布规律探讨[A];中国物理学会第十一届静电、电磁防护与电磁兼容学术年会论文集[C];2003年

2 雍耀维;郭常宁;胡德金;;关于放电通道中电磁场的研究[A];第十届全国特种加工学术会议论文集[C];2003年

3 李森;陈强;刘忠伟;蔡惠平;;微放电通道在放电中的稳压作用[A];第十五届全国等离子体科学技术会议会议摘要集[C];2011年

中国博士学位论文全文数据库 前2条

1 杜连明;PZT激励同步压缩放电通道微细电火花加工技术研究[D];山东大学;2015年

2 赵颖博;硅通孔（TSV）电学传输特性分析与优化[D];西安电子科技大学;2015年

中国硕士学位论文全文数据库 前4条

1 李永辉;介质阻挡放电中微放电通道等离子体参量研究[D];河北大学;2007年

2 倪杨;放电通道振荡特性分析及其蚀除机理的研究[D];上海交通大学;2009年

3 郭逸潇;闪电放电等离子体导电特性的研究[D];西北师范大学;2009年

4 常正实;闪电放电等离子体的输运特性[D];西北师范大学;2010年

  本文关键词：硅通孔（TSV）电学传输特性分析与优化，由笔耕文化传播整理发布。

本文编号：341400