EDA课程设计论文

  本文关键词：eda课程设计，由笔耕文化传播整理发布。

EDA 课程设计论文
论文题目： 概述及计数器设计 论文题目：EDA 概述及计数器设计

设计者: 设计者:

牟俸呈

指导老师： 指导老师：包明 学 号： 10907990416

专业班级： 专业班级：109079904

中 国 ? 重 庆 2011 年 4 月<

br />
1

目录
摘要，关键字……………………………………………………… ………………………………………………………3 1. 摘要，关键字………………………………………………………3 正文………………………………………………………………… …………………………………………………………………4 2. 正文…………………………………………………………………4 ………………………………………………4 2.1 EDA 技术的基本特征………………………………………………4
技术的基本设计方法…………………………………………………5 2.2 EDA 技术的基本设计方法 5 2.3 设计任务及要求……………………………………………………………7 2.3 设计任务及要求 7

………………………………………………………… ……7 2.4 2.4 程序的编辑…………………………………………………………7
2.5 …………………………………8 2.5 用 QUARTUS II 软件进行模拟仿真…………………………………8 2.6 收获体会、 ………………………… …………………8 2.6 收获体会、存在问题和进一步的改进意见等…………………………

3.参考文献………………………………………………………………8 3.参考文献………………………………………………………………8 参考文献………………………………………………………

2

语言实现计数器 计数器的设计 EDA 概述及 VHDL 语言实现计数器的设计

［摘要］： 随着基于 PLD 的 EDA 技术的发展和应用领域的扩大与深入， 摘要］
EDA 技术在电子信息、通信、自动控制及计算机应用等领域的重要性日益突出。 本文详细介绍 EDA 课程设计任务——计数器的设计的详细设计过程及结果， 并总 结出心得体会。

： ［关键字］ EDA 技术；VHDL 语言；计数器 关键字］
EDA 技术作为现代电子设计技术的核心，它依赖强大的计算机，在 EDA 工具软件平台上，对以硬件描述语言 HDL 为系统逻辑描述手段完成的设计 文件，自动地完成逻辑编译、逻辑简化、逻辑分割、逻辑综合，以及逻辑优 化和仿真测试，直至实现既定的电子线路系统功能。介绍在 QUARTUS II 软 件环境下开发基于 VHDL 语言计数器的设计。

3

2.1 EDA 技术的基本特征
EDA 代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员 按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关 键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL） 完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设 计方法被称为高层次的电子设计方法。下面介绍与 EDA 基本特征有关的几个概 念。 1．“自顶向下”的设计方法 10 年前，电子设计的基本思路还是选用标准集 成电路“自底向上”地构造出一个新的系统，这样的设计方法就如同一砖一瓦建 造金字塔，不仅效率低、成本高而且容易出错。 高层次设计是一种“自顶向下”的全新设计方法，这种设计方法首先从系统 设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、 纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。 然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级可以是印 刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成 的，这既有利于早期发现结构设计上的错误，避免设计工作的浪费，又减少了逻 辑功能仿真的工作量，提高了设计的一次成功率。 2．ASIC 设计现代电子产品的复杂度日益提高，一个电子系统可能由数万个 中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题。解决这 一问题的有效方法就是采用 ASIC 芯片进行设计。ASIC 按照设计方法的不同可分 为全定制 ASIC、半定制 ASIC 和可编程 ASIC（也称为可编程逻辑器件）。 设计全定制 ASIC 芯片时，设计师要定义芯片上所有晶体管的几何图形和工 艺规则，最后将设计结果交由 IC 厂家去进行掩模制造，做出产品。这种设计方 法的优点是芯片可以获得最优的性能，即面积利用率高、速度快、功耗低，，而缺 点是开发周期长，费用高，只适合大批量产品开发。 半定制 ASIC 芯片的版图设计方法分为门阵列设计法和标准单元设计法，这 两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为 代价来缩短开发时间。 可编程逻辑芯片与上述掩模 ASIC 的不同之处在于：设计人员完成版图设计 后，在实验室内就可以烧制出自己的芯片,无须 IC 厂家的参与，大大缩短了开发 周期。 可编程逻辑器件自 70 年代以来，经历了 PAL、GAL、CPLD、FPGA 几个发展阶 段，其中 CPLD/FPGA 属高密度可编程逻辑器件，目前集成度已高达 200 万门/片， 它将掩模 ASIC 集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一 起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当 市场扩大时，它可以很容易地转由掩模 ASIC 实现，因此开发风险也大为降低。 上述 ASIC 芯片，尤其是 CPLD/FPGA 器件，已成为现代高层次电子设计方法 的实现载体。 3.硬件描述语言硬件描述语言（HDL）是一种用于设计硬件电子系统的计算 机语言， 它用软件编程的方式来描述电子系统的逻辑功能、 电路结构和连接形式， 与传统的门级描述方式相比，它更适合大规模系统的设计。例如一个 32 位的加 法器，利用图形输入软件需要输入 500 至 1000 个门，而利用 VHDL 语言只需要书 写一行“A=B＋C”即可。而且 VHDL 语言可读性强，易于修改和发现错误。早期
4

的硬件描述语言，如 ABEL、HDL、AHDL，由不同的 EDA 厂商开发，互不兼容，而 且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，1985 年美国国防部正式推出了高速集成电路硬件描述语言 VHDL，1987 年 IEEE 采纳 VHDL 为硬件描述语言标准（IEEESTD－1076）。 VHDL 是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻 辑门级多个设计层次,支持结构、数据流和行为三种描述形式的混合描述，因此 VHDL 几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电 路设计过程都可以用 VHDL 来完成。VHDL 还具有以下优点：(1)VHDL 的宽范围描 述能力使它成为高层次设计的核心， 将设计人员的工作重心提高到了系统功能的 实现与调试，而花较少的精力于物理实现。(2)VHDL 可以用简洁明确的代码描述 来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和 重用。(3)VHDL 的设计不依赖于特定的器件，方便了工艺的转换。(4)VHDL 是一 个标准语言，为众多的 EDA 厂商支持，因此移植性好。 4．EDA 系统框架结构 EDA 系统框架结构(Framework)是一套配置和使用 EDA 软件包的规范。目前主要的 EDA 系统都建立了框架结构，如 Cadence 公司的 DesignFramework，Mentor 公司的 FalconFramework，而且这些框架结构都遵守 国际 CFI 组织制定的统一技术标准。 框架结构能将来自不同 EDA 厂商的工具软件 进行优化组合，集成在一个易于管理的统一的环境之下，而且还支持任务之间、 设计师之间以及整个产品开发过程中的信息传输与共享， 是并行工程和自顶向下 设计方法的实现基础。

2.2EDA 2.2EDA 技术的基本设计方法
EDA 技术的每一次进步,都引起了设计层次上的一次飞跃,图 1 示出 EDA 技术 设计层次的飞跃。物理级设计主要指 IC 版图设计，一般由半导体厂家完成，对 电子工程师没有太大的意义，因此本文重点介绍电路级设计和系统级设计。 1．电子工程师接受系统设计任务后，首先确定设计方案，并选择能实现该方案 的合适元器件，然后根据具体的元器件设计电路原理图。接着进行第一次仿真， 其中包括数字电路的逻辑模拟、故障分析，模拟电路的交直流分析、瞬态分析。 在进行系统仿真时，必须要有元件模型库的支持，计算机上模拟的输入输出波形 代替了实际电路调试中的信号源和示波器。 这一次仿真主要是检验设计方案在功 能方面的正确性。仿真通过后，根据原理图产生的电气连接网络表进行 PCB 板的 自动布局布线。在制作 PCB 板之前还可以进行 PCB 后分析，其中包括热分析、噪 声及窜扰分析、电磁兼容分析、可靠性分析等，并可将分析后的结果参数反标回 电路图，进行第二次仿真，也称为后仿真。后仿真主要是检验 PCB 板在实际工作 环境中的可行性。 由此可见，电路级的 EDA 技术使电子工程师在实际的电子系统产生前，就可 以全面地了解系统的功能特性和物理特性，从而将开发风险消灭在设计阶段，缩
5

短了开发时间，降低了开发成本。 2． 系统级设计进入 90 年代以来， 电子信息类产品的开发明显呈现两个特点： 一是产品复杂程度提高；二是产品上市时限紧迫。然而，电路级设计本质上是基 于门级描述的单层次设计，设计的所有工作（包括设计输入、仿真和分析、设计 修改等）都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应新的 形势，一种高层次的电子设计方法，也即系统级设计方法，应运而生。 高层次设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描述 电路，而是针对设计目标进行功能描述。由于摆脱了电路细节的束缚，设计人员 可以把精力集中于创造性的方案与概念的构思上， 一旦这些概念构思以高层次描 述的形式输入计算机， 系统就能以规则驱动的方式自动完成整个设计。 EDA 这样， 新的概念就能迅速有效地成为产品，大大缩短了产品的研制周期。不仅如此，高 层次设计只是定义系统的行为特性，可以不涉及实现工艺，因此还可以在厂家综 合库的支持下， 利用综合优化工具将高层次描述转换成针对某种工艺优化的网络 表，使工艺转化变得轻而易举。系统级设计的工作流程见图 3。首先，工程师按 照“自顶向下”的设计方法进行系统划分。其次，输入 VHDL 代码，这是高层次 设计中最为普遍的输入方式。 此外， 还可以采用图形输入方式 （框图， 状态图等） ， 这种输入方式具有直观、容易理解的优点。第三步是，将以上的设计输入编译成 标准的 VHDL 文件。第四步是进行代码级的功能仿真，主要是检验系统功能设计 的正确性。这一步骤适用大型设计，因为对于大型设计来说，在综合前对源代码 仿真，就可以大大减少设计重复的次数和时间。一般情况下，这一仿真步骤可略 去。第五步是，利用综合器对 VHDL 源代码进行综合优化处理，生成门级描述的 网络表文件,这是将高层次描述转化为硬件电路的关键步骤。综合优化是针对 ASIC 芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合 库支持下才能完成。第六步是，利用产生的网络表文件进行适配前的时序仿真， 仿真过程不涉及具体器件的硬件特性，是较为粗略的。一般的设计，也可略去这 一仿真步骤。 第七步是利用适配器将综合后的网络表文件针对某一具体的目标器 件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化、布局布线。第 八步是在适配完成后，产生多项设计结果：(1)适配报告，包括芯片内部资源利 用情况， 设计的布尔方程描述情况等； (2)适配后的仿真模型； (3)器件编程文件。 根据适配后的仿真模型，可以进行适配后的时序仿真，因为已经得到器件的实际
6

硬件特性 （如时延特性） 所以仿真结果能比较精确地预期未来芯片的实际性能。 ， 如果仿真结果达不到设计要求，就需要修改 VHDL 源代码或选择不同速度和品质 的器件，直至满足设计要求；最后一步是将适配器产生的器件编程文件通过编程 器或下载电缆载入到目标芯片 FPGA 或 CPLD 中。如果是大批量产品开发，则通过 更换相应的厂家综合库，轻易地转由 ASIC 形式实现。综上所述，EDA 技术是电 子设计领域的一场革命， 目前正处于高速发展阶段， 每年都有新的 EDA 工具问世。 广大电子工程人员掌握这一先进技术，这不仅是提高设计效率的需要，更是我国 电子工业在世界市场上生存、竞争与发展的需要。

2.3.设计任务及要求 设计任务及要求
1、设计内容 选用合适的可编程逻辑器件及外围电子元器件，设计一个从 0 到自己学 号后三位的循环计数器，利用 EDA 软件（QUARTUS Ⅱ）进行编译及仿真 2、设计要求 （1）能够实现循环计数 （2）当到学号后三位时跳转并不出现后三位的数字

2.4 程序的编辑
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY COUNT IS PORT(CLK,CLR :IN STD_LOGIC; CON :OUT STD_LOGIC; Y :OUT STD_LOGIC_VECTOR(11 DOWNTO 0)); END COUNT; ARCHITECTURE A OF COUNT IS SIGNAL q1 :STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL q2 :STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL q3 :STD_LOGIC_VECTOR(3 DOWNTO 0 ); BEGIN P1:PROCESS(CLK,CLR) BEGIN IF CLR='1' THEN q1<="0000";q2<="0000";q3<="0000";CON<='0'; ELSIF (CLK'EVENT AND CLK='1') THEN IF q1="0101" AND q2="0001" AND q3="0100" THEN CON<='1'; q1<="0000"; q2<="0000";q3<="0000"; ELSIF q1="1001" THEN q1<="0000" ;CON<='0'; IF q2="1001" THEN q2<="0000" ;q3<=q3+1;CON<='0';
7

ELSE q2<=q2+1;CON<='0'; END IF; ELSE q1<=q1+1;CON<='0'; END IF; END IF; Y<=q3&q2&q1; END PROCESS; END A;

2.5.用 QUARTUS II 软件进行模拟仿真及方针截图 用 软件进行模拟仿真及方针截图

用 QUARTUS II 模拟仿真所得截图如上， 当数字到 416 后出现高电平并且不出 现 416

2.6.收获体会、存在问题和进一步的改进意见等。 收获体会、存在问题和进一步的改进意见等。 收获体会
从这次 EDA 设计中，可以看出我们已经可以初步的独立写一些简单的程序， 但是在程序的细节方面的处理还有待提高。另一方面，我们更加对 EDA 从实践上 更有深刻认识。从实践中发现问题，分析问题，解决问题在这次设计中很大的体 现出来，提高了我们的能力和自信。

[参考文献] 参考文献]
包明 EDA技术与可编程器件的应用 第一版 北京航空航天大学出版社, 2007.3 赵明福 EDA技术基础 北京大学出版社 2007

8



更多相关文档:

eda课程设计实验报告

***大学 课程设计报告设计名称: 姓名: 3 位数字频率设计 学号: 专业班级: 院...八、总结 通过这次eda课程设计我了解了测频的方法和原理; 掌握了如何在FPGA内部...

eda课程设计论文

eda课程设计论文 基于FPGA的DDS信号发生器设计基于FPGA的DDS信号发生器设计隐藏>> 电气与电子信息工程学院电子技术课程设计报告名 称:基于 FPGA 的 DDS 信号发生器设...

EDA课设论文

EDA课设论文_互联网_IT/计算机_专业资料。河南科技大学 课程设计说明书 课程名称 题目 EDA 综合设计__电子密码锁设计__ 学班学日_ 院级 ___电气工程学院___...

eda课程设计论文11

EDA 课程设计论文(VHDL 语言)--数字钟 (2007-05-05 14:20:12) 转载 ▼ 一、 设计要求说明 设计并实现具有一定功能的数字小系统(数字钟) 要求:1、对所有...

eda课程设计报告-精品

课程设计报告 课程名称 课题名称 数字系统与逻辑设计 智能竞赛抢答器设计 专班学姓 业级号名 通信工程 0702 200703040211 尹波 胡瑛 彭祯 指导教师 2009 年 6 ...

北京科技大学eda课程设计报告

EDA 课程设计报告 基于 8051 的可编程电量监测及显示系统 仿真电路设计 院 (系) :专业: 自动化 自动化 宋凯 41351080 王玲 学生姓名: 学号: 指导教师:小组分工...

eda课程设计报告范例

eda课程设计报告范例_工学_高等教育_教育专区。EDA 基本训练课程设计 学院:计算机与信息学院 班级: 姓名: 学号: 指导老师: 年 月 日 设计 题目 EDA 基本训练 ...

eda课程设计论文

19页 免费 eda课程设计论文 10页 1财富值 EDA论文 10页 5财富值如要投诉违规内容,请到百度文库投诉中心;如要提出功能问题或意见建议,请点击此处进行反馈。 ...

eda课程设计报告

EDA课程设计报告_信息与通信_工程科技_专业资料 暂无评价|0人阅读|0次下载|举报文档 eda课程设计报告_信息与通信_工程科技_专业资料。本文设计报告都是针对在校大学...

eda课程设计报告-北京科技大学_图文

EDA课程设计报告-北京科技大学_工学_高等教育_教育专区 暂无评价|0人阅读|0次下载|举报文档eda课程设计报告-北京科技大学_工学_高等教育_教育专区。EDA 课程设计...

更多相关标签:

  本文关键词：eda课程设计，由笔耕文化传播整理发布。