微伏级肌电/诱发电位仪系统设计与实现
发布时间:2021-04-07 00:16
肌电/诱发电位是通过听觉刺激、视觉刺激、体感刺激和大脑皮质刺激,在相应体表部位记录诱发的神经电活动。通过判断听觉、视觉、体感和运动神经传导通路的功能情况,可以确定病变部位和程度,指导临床医生的诊断和治疗。国内肌电/诱发电位仪的研究处于起步阶段,与国外相对成熟的技术相比,在抗干扰性、仪器精度以及实时性等方面存在比较明显的差距。因此,研究和开发精度高、实时性好的肌电/诱发电位仪,能提高国内在这一领域的医疗器械的研发水平。微伏级肌电/诱发电位信号不但容易被环境噪声、系统内部噪声和其它电生理信号淹没,而且肌电/诱发电位采集频率最高可达250KHz,对采集系统实时同步的要求较高。因此,精密放大器、高速实时同步采集技术以及高速实时数据通信是系统的三大核心技术。本文着重研究分析了基于FPGA的数据采集过程中的多路高速实时同步采集和高速实时数据流的缓存传输处理,设计了基于并行通讯接口的多通道实时同步数据传输。所开发的肌电/诱发电位仪可与PC机之间进行实时同步、高速、可靠的数据传输。本文以双核CPU控制器系统为平台,构造了以放大器、刺激器、采集器为核心的硬件架构。刺激器输出可控的电流刺激人体,引出诱发信...
【文章来源】:广东工业大学广东省
【文章页数】:74 页
【学位级别】:硕士
【文章目录】:
摘要
Abstract
目录
Contents
第一章 绪论
1.1 研究背景及意义
1.2 肌电/诱发电位仪概述
1.3 肌电/诱发电位仪国内外研究现状
1.4 论文主要研究内容
第二章 肌电/诱发电位仪系统方案设计
2.1 肌电/诱发电位信号的特点
2.2 肌电/诱发电位仪设计要求
2.2.1 肌电/诱发电位仪系统硬件设计要求
2.2.2 安全性设计要求
2.2.3 肌电/诱发电位仪抗干扰措施
2.3 肌电/诱发电位仪系统整体方案设计
2.4 本章小结
第三章 外围硬件电路及接口设计
3.1 电源管理模块
3.1.1 放大器及外围接口供电电路设计
3.1.2 主从控制器的电源模块
3.1.3 PFGA的PLL的电源模块
3.1.4 功率放大电源模块
3.2 外设键盘接口设计
3.2.1 主控键盘的设计
3.2.2 工作原理
3.3 放大采集电路设计
3.3.1 放大采集器设计方案
3.3.2 放大器与ARM控制器接口
3.4 刺激器电路设计
3.4.1 设计原理
3.4.2 刺激器接口电路
3.5 ARM的USB通信电路设计
3.5.1 LPC1788 SUB概述
3.5.2 USB电路及驱动程序
3.6 本章小结
第四章 基于FPGA的高速实时数据采集系统设计
4.1 可编程逻辑器件
4.1.1 可编程逻辑器件FPGA与CPLD
4.1.2 FPGA选型
4.1.3 EP3C25架构资源
4.2 FPGA实时采集系统原理
4.2.1 采集系统的基本原理
4.2.2 采集的实时性
4.3 四通道控制器
4.3.1 设计原理
4.3.2 时序仿真
4.4 AD控制器
4.4.1 AD选型
4.4.2 AD控制器设计
4.4.3 AD时序
4.5 数据流的缓存
4.5.1 异步FIFO
4.5.2 数据流缓存设计
4.5.3 仿真验证
4.6 跨时钟域数据传输
4.6.1 亚稳态
4.6.2 亚稳态分析
4.6.3 亚稳态评价无故障时间
4.6.4 跨时钟域的解决方案
4.7 本章小结
第五章 结果分析
5.1 放大器结果分析
5.2 刺激器结果分析
5.3 诱发刺激结果分析
5.4 本章小结
总结与展望
参考文献
攻读硕士学位期间发表论文
致谢
本文编号:3122426
【文章来源】:广东工业大学广东省
【文章页数】:74 页
【学位级别】:硕士
【文章目录】:
摘要
Abstract
目录
Contents
第一章 绪论
1.1 研究背景及意义
1.2 肌电/诱发电位仪概述
1.3 肌电/诱发电位仪国内外研究现状
1.4 论文主要研究内容
第二章 肌电/诱发电位仪系统方案设计
2.1 肌电/诱发电位信号的特点
2.2 肌电/诱发电位仪设计要求
2.2.1 肌电/诱发电位仪系统硬件设计要求
2.2.2 安全性设计要求
2.2.3 肌电/诱发电位仪抗干扰措施
2.3 肌电/诱发电位仪系统整体方案设计
2.4 本章小结
第三章 外围硬件电路及接口设计
3.1 电源管理模块
3.1.1 放大器及外围接口供电电路设计
3.1.2 主从控制器的电源模块
3.1.3 PFGA的PLL的电源模块
3.1.4 功率放大电源模块
3.2 外设键盘接口设计
3.2.1 主控键盘的设计
3.2.2 工作原理
3.3 放大采集电路设计
3.3.1 放大采集器设计方案
3.3.2 放大器与ARM控制器接口
3.4 刺激器电路设计
3.4.1 设计原理
3.4.2 刺激器接口电路
3.5 ARM的USB通信电路设计
3.5.1 LPC1788 SUB概述
3.5.2 USB电路及驱动程序
3.6 本章小结
第四章 基于FPGA的高速实时数据采集系统设计
4.1 可编程逻辑器件
4.1.1 可编程逻辑器件FPGA与CPLD
4.1.2 FPGA选型
4.1.3 EP3C25架构资源
4.2 FPGA实时采集系统原理
4.2.1 采集系统的基本原理
4.2.2 采集的实时性
4.3 四通道控制器
4.3.1 设计原理
4.3.2 时序仿真
4.4 AD控制器
4.4.1 AD选型
4.4.2 AD控制器设计
4.4.3 AD时序
4.5 数据流的缓存
4.5.1 异步FIFO
4.5.2 数据流缓存设计
4.5.3 仿真验证
4.6 跨时钟域数据传输
4.6.1 亚稳态
4.6.2 亚稳态分析
4.6.3 亚稳态评价无故障时间
4.6.4 跨时钟域的解决方案
4.7 本章小结
第五章 结果分析
5.1 放大器结果分析
5.2 刺激器结果分析
5.3 诱发刺激结果分析
5.4 本章小结
总结与展望
参考文献
攻读硕士学位期间发表论文
致谢
本文编号:3122426
本文链接:https://www.wllwen.com/yixuelunwen/swyx/3122426.html