便携式多参数数据获取系统的设计
发布时间:2018-06-10 19:36
本文选题:数据获取 + 总线 ; 参考:《中国科学院研究生院(近代物理研究所)》2014年博士论文
【摘要】:目前加速器和核物理实验室所用的数据获取系统大多基于CAMAC、FASTBUS、VME、PXI等结构。这些系统专为大中型核物理实验建造,系统复杂且成本高,,需专人维护运行,灵活性差。但在加速器束流诊断、小型核物理实验以及探测器刻度测量等应用中,小型便携式多参数数据获取系统即可胜任。鉴于此,我们研制了一款既方便携带又易于扩展的小型多参数数据获取系统。 该数据获取系统在设计中有如下的创新: 1、使用自定义的软总线,其传输速率为33MB/s,完全能满足模块级联时的速度要求。 2、FPGA和ARM间通信使用SROM通信逻辑,其理论传输速率可以达到66.5MB/s,解决了FPGA和ARM进行数据传输的瓶颈。 3、系统设计成便携设备,而且能够完成多参数测量。 4、完全自主知识产权的软件处理系统。 本论文主要对该系统的设计进行了详细讨论。主要叙述问题有:前端峰值保持电路的设计、自定义软总线的设计、FPGA与ARM之间的高速通信、配套数据获取软件的设计等。论文对该系统的介绍可以概括如下: 第1章详细介绍了研制该系统的背景,并对现有的主流数据获取系统进行了总结,最后对该系统的研制过程中需要解决的主要问题进行了说明。 第2章是对该系统的硬件设计进行详细的介绍。首先对整个系统的整体设计结构进行详细的分析;其次叙述了在设计中为了提高FPGA与ARM之间的通信速率所采取的方法;然后对现有的峰值保持电路的问题进行了总结,并给出了改进方案;最后对软总线的设计进行了详细的介绍。 第3章介绍了系统中的时序逻辑设计。在该便携式数据获取系统的设计中,FPGA用于协调多个功能模块工作。在其逻辑设计中涉及到多种时钟信号的处理,这就必须要求处理好异步信号通信。该部分时序的处理对系统的稳定性很重要,如果不处理好将导致竞争冒险和亚稳态。为了解决这些问题,本章介绍了各种信号同步和时钟统一的方法。最后对系统中时序要求最高的背板总线和FPGA与ARM间通信逻辑进行了详细的介绍。 第4章是本系统软件部分的介绍。在该系统的设计中,每一个硬件都包含一个嵌入式的计算机ARM,该计算机运行Linux操作系统,所以首先需要对ARM进行驱动设计和服务器程序的设计。另外,整个数据获取系统需要后端数据获取软件配合才能够完成数据的传输和存储。除此以外,为了保证后期方便的对存储的数据进行分析,也为了保证数据在传输过程中的稳定可靠,需要设计一个健全的帧结构和一个信息完整的存储格式。本章主要解决上面所叙述的问题。 第5章是对数据获取系统的后期数据进行处理。由于环境噪声、系统误差等原因,最终得到的数据和真实值之间有一定的区别。为了消除这些区别,也为了分析数据的方便,本章介绍了一些核数据处理的方法。 第6章是实验验证部分。首先在实验室对该系统的积分非线性、分辨率参数进行了测量。然后在真实的实验中,对能谱进行了测量并与成熟的数据获取系统进行了对比。 第7章是对工作的总结,以及对该系统未来的展望。
[Abstract]:At present , the data acquisition system used in accelerator and nuclear physics laboratory is mostly based on CAMAC , FASTBUS , VME , pxi and other structures . These systems are specially constructed for large and medium - sized nuclear physics experiments . The system is complex and costly . It needs special personnel to maintain operation and flexibility . In view of this , we have developed a compact multi - parameter data acquisition system which is easy to carry and expand .
The data acquisition system has the following innovations in design :
1 . Using a custom soft bus , its transmission rate is 33MB / s , which can satisfy the speed requirements when the module is cascaded .
2 . The communication between FPGA and ARM uses SROM communication logic , its theoretical transmission rate can reach 66.5MB / s , which solves the bottleneck of data transmission by FPGA and ARM .
3 . The system is designed as portable equipment , and multi - parameter measurement can be completed .
4 . Software processing system with complete independent intellectual property rights .
This thesis mainly discusses the design of the system . The main problems are : the design of the front - end peak holding circuit , the design of the custom soft bus , the high - speed communication between FPGA and ARM , the design of matching data acquisition software , etc . The introduction of this system can be summarized as follows :
In chapter 1 , the background of the system is described in detail , and the existing mainstream data acquisition system is summarized , and the main problems that need to be solved in the development of the system are described .
In chapter 2 , the hardware design of the system is introduced in detail . First , the whole design structure of the whole system is analyzed in detail .
Secondly , the method to improve the communication rate between FPGA and ARM is described in the design .
Then the problem of the existing peak holding circuit is summarized , and the improvement scheme is given .
Finally , the design of the soft bus is introduced in detail .
In the design of portable data acquisition system , FPGA is used to coordinate multiple functional modules . In the design of the portable data acquisition system , the FPGA is used to coordinate multiple function modules . In the design of the portable data acquisition system , many kinds of clock signals are processed . It is important to deal with the stability of the system . In order to solve these problems , this chapter introduces the methods of signal synchronization and clock unification .
In addition , in order to guarantee the stability and reliability of the data during the transmission process , it is necessary to design a sound frame structure and a complete information storage format . In addition , in order to guarantee the stability and reliability of the data during the transmission process , it is necessary to design a sound frame structure and a complete information storage format . This chapter mainly solves the above - described problems .
Chapter 5 deals with the late data of the data acquisition system . Because of environmental noise , systematic error and so on , there is a certain difference between the obtained data and the real value . In order to eliminate these differences and to analyze the convenience of the data , some methods of nuclear data processing are introduced in this chapter .
The sixth chapter is the experimental verification part . First , the integral nonlinear and resolution parameters of the system are measured in the laboratory . Then , in the real experiment , the energy spectrum is measured and compared with the mature data acquisition system .
Chapter 7 summarizes the work and prospects for the future of the system .
【学位授予单位】:中国科学院研究生院(近代物理研究所)
【学位级别】:博士
【学位授予年份】:2014
【分类号】:TP274.2
【参考文献】
相关期刊论文 前10条
1 闫建平;蔡进功;首祥云;邵在平;李尊芝;;基于Visual C++的成像测井图像双缓存视图显示[J];测井技术;2007年06期
2 康艳霞;曹剑中;田雁;车嵘;孙磊;;实时视频处理系统中乒乓缓存的设计[J];弹箭与制导学报;2007年04期
3 谢长生,徐睿;VME总线接口逻辑分析和电路设计[J];电子与封装;2004年02期
4 龚书涛,吕国强,彭良清;在FPGA中状态机的编码方式[J];电子工程师;2005年11期
5 徐世伟;刘严严;刘红侠;;异步时钟亚稳态及FIFO标志位的产生[J];电子技术应用;2006年11期
6 周伟;杜玉晓;杨其宇;张育俊;曾浩;;FPGA跨时钟域亚稳态研究[J];电子世界;2012年03期
7 马芮;STD、CAMAC、VXI总线技术比较[J];飞航导弹;2000年01期
8 李武森,迟泽英,陈文建;高速DSP图像处理系统中的乒乓缓存结构研究[J];光电子技术与信息;2005年03期
9 郝建;原茵茵;;FPGA复位的可靠性设计方法[J];电子科技;2013年10期
10 尹旺明;刘宏章;汤彬;;基于SNIP算法扣除γ能谱本底的探讨及应用[J];东华理工大学学报(自然科学版);2009年03期
相关博士学位论文 前1条
1 刘永刚;γ能谱谱数据分解方法研究[D];中国地质大学(北京);2011年
本文编号:2004360
本文链接:https://www.wllwen.com/falvlunwen/zhishichanquanfa/2004360.html