二氧化硅掺杂钛酸锶钡陶瓷的介电性能与电卡效应
发布时间：2021-04-05 04:31
采用传统的固相反应法制备二氧化硅（SiO2）掺杂钛酸锶钡(Ba0.65Sr0.35TiO3,BST)陶瓷（BST+x%SiO2）,研究了掺杂二氧化硅对BST陶瓷的物相、微观形貌、介电性能及电卡效应的影响。结果表明:掺杂二氧化硅并未改变BST陶瓷的晶型结构,但有助于提升晶粒的均匀性和材料介电性能频率的稳定性。随着二氧化硅掺杂量增加,BST陶瓷的介电常数呈现单调递减趋势,介电弥散特性逐渐增强。二氧化硅的掺杂有利于提升BST陶瓷的电卡性能,其中BST+3%SiO2陶瓷具有最优的电卡效应,在30℃下可获得最大电卡绝热温变(ΔTmax),ΔTmax和ΔTmax/ΔE分别为1.6℃、8.00×10-7℃·m/V,电卡效应半峰宽(Tspan)为10℃左右。
【文章来源】：无机盐工业. 2020,52(03)北大核心CSCD
【文章页数】：6 页
【部分图文】：
BST+x%SiO2陶瓷XRD谱图
图2是BST+x%SiO2陶瓷SEM照片。从图2看到，未掺杂SiO2的BST陶瓷主要由较小尺寸的晶粒和异常长大的晶粒组成，晶粒均匀性较差，同时晶粒表面存在气孔；掺杂少量SiO2有助于晶粒的生长，如图2b、c，其晶粒尺寸大于纯相BST中的晶粒，这是因为掺杂的SiO2作为优良的烧结助剂[9]，能够促进晶粒生长得较为致密，使晶粒表面没有气孔，并且提升晶粒的均匀度；当SiO2掺杂量继续增加时，陶瓷晶粒尺寸又逐渐减小，见图2d、e，这是由于过多SiO2的加入阻碍了烧结颗粒的直接接触，延缓了固相反应中的传质过程，从而限制了BST晶粒的长大。2.2 介电性能分析
式中：εγ，vol和εγ，dom分别表示温度T下单晶介电常数和铁电畴壁介电常数。在升温过程中，BST陶瓷从四方相转变为立方相，同时伴随着应力的产生。为满足能量最低条件，材料中会形成90°铁电畴以释放应力[13]。随着晶粒的尺寸减小，四方相比例下降，单位体积畴壁随之下降，从而使介电常数也随之降低。虽然纯相BST陶瓷晶粒小于掺杂5%SiO2的样品，但其介电常数却高于后者，表明SiO2对样品介电性能的降低起主要作用。另外，掺杂3%SiO2的陶瓷样品在居里温度处的介电常数高于添加2%SiO2样品的介电常数，这是由于在相变点处陶瓷中的Ba2+在BST晶格中的扩散得到提升而取代了部分Sr2+的位置，从而造成了介电常数的异常增加[14]。图4为不同频率下BST+x%SiO2陶瓷的介电常数及介电损耗。由图4可知，纯BST陶瓷在高频区发生介电常数的突降和介电损耗的跳跃式增加，介电损耗远远大于SiO2掺杂的样品，而SiO2掺杂的样品在测试频率范围内其介电常数、介电损耗均平稳降低。由图4a看出，介电常数随SiO2掺杂量的增加而逐渐减小，主要是由于随着频率的增加，BST陶瓷内部的电子位移和离子位移逐渐减弱，材料内部极化强度降低所致。由图4b看出，SiO2掺杂的BST陶瓷的介电损耗均低于纯BST陶瓷；随着SiO2掺杂量增大，介电损耗呈现先增加后减小的趋势，当SiO2掺杂量超过3%以后介电损耗开始下降，并且各样品的介电损耗均低于0.03，这比纯BST陶瓷的介电损耗小得多。与此同时，随着SiO2掺杂量增加，介电常数、介电损耗平稳变化的趋势依然保持，与庄后荣等[15]制备的BST陶瓷相比，本研究制备的SiO2掺杂BST陶瓷介电常数的频率稳定性有了明显提高。
【参考文献】：
期刊论文
[1](Ba0.8Sr0.2)1-1.5xBixTiO3陶瓷的弥散相变和高温介电异常研究[J]. 陈锋,刘秋香. 广东工业大学学报. 2016(05)
[2]钛酸锶钡陶瓷的制备及介电性能[J]. 庄后荣,杨继安,李艳红,甘雪萍,张斗,周科朝. 粉末冶金材料科学与工程. 2012(05)
[3]BaO-SiO2-B2O3玻璃添加剂对Ba0.4Sr0.6TiO3陶瓷致密度和介电性能的影响[J]. 张庆猛,董桂霞,崔建东,杜军. 材料导报. 2008(S2)
[4]BaTiO3基PTCR陶瓷的复阻抗谱研究[J]. 唐小锋,唐子龙,周志刚. 无机材料学报. 2000(06)
硕士论文
[1]热压烧结PLZT陶瓷的电卡特性及温区展宽效应研究[D]. 陈墨.华中科技大学 2017
本文编号：3119140
【文章来源】：无机盐工业. 2020,52(03)北大核心CSCD
【文章页数】：6 页
【部分图文】：
BST+x%SiO2陶瓷XRD谱图
图2是BST+x%SiO2陶瓷SEM照片。从图2看到，未掺杂SiO2的BST陶瓷主要由较小尺寸的晶粒和异常长大的晶粒组成，晶粒均匀性较差，同时晶粒表面存在气孔；掺杂少量SiO2有助于晶粒的生长，如图2b、c，其晶粒尺寸大于纯相BST中的晶粒，这是因为掺杂的SiO2作为优良的烧结助剂[9]，能够促进晶粒生长得较为致密，使晶粒表面没有气孔，并且提升晶粒的均匀度；当SiO2掺杂量继续增加时，陶瓷晶粒尺寸又逐渐减小，见图2d、e，这是由于过多SiO2的加入阻碍了烧结颗粒的直接接触，延缓了固相反应中的传质过程，从而限制了BST晶粒的长大。2.2 介电性能分析
式中：εγ，vol和εγ，dom分别表示温度T下单晶介电常数和铁电畴壁介电常数。在升温过程中，BST陶瓷从四方相转变为立方相，同时伴随着应力的产生。为满足能量最低条件，材料中会形成90°铁电畴以释放应力[13]。随着晶粒的尺寸减小，四方相比例下降，单位体积畴壁随之下降，从而使介电常数也随之降低。虽然纯相BST陶瓷晶粒小于掺杂5%SiO2的样品，但其介电常数却高于后者，表明SiO2对样品介电性能的降低起主要作用。另外，掺杂3%SiO2的陶瓷样品在居里温度处的介电常数高于添加2%SiO2样品的介电常数，这是由于在相变点处陶瓷中的Ba2+在BST晶格中的扩散得到提升而取代了部分Sr2+的位置，从而造成了介电常数的异常增加[14]。图4为不同频率下BST+x%SiO2陶瓷的介电常数及介电损耗。由图4可知，纯BST陶瓷在高频区发生介电常数的突降和介电损耗的跳跃式增加，介电损耗远远大于SiO2掺杂的样品，而SiO2掺杂的样品在测试频率范围内其介电常数、介电损耗均平稳降低。由图4a看出，介电常数随SiO2掺杂量的增加而逐渐减小，主要是由于随着频率的增加，BST陶瓷内部的电子位移和离子位移逐渐减弱，材料内部极化强度降低所致。由图4b看出，SiO2掺杂的BST陶瓷的介电损耗均低于纯BST陶瓷；随着SiO2掺杂量增大，介电损耗呈现先增加后减小的趋势，当SiO2掺杂量超过3%以后介电损耗开始下降，并且各样品的介电损耗均低于0.03，这比纯BST陶瓷的介电损耗小得多。与此同时，随着SiO2掺杂量增加，介电常数、介电损耗平稳变化的趋势依然保持，与庄后荣等[15]制备的BST陶瓷相比，本研究制备的SiO2掺杂BST陶瓷介电常数的频率稳定性有了明显提高。
【参考文献】：
期刊论文
[1](Ba0.8Sr0.2)1-1.5xBixTiO3陶瓷的弥散相变和高温介电异常研究[J]. 陈锋,刘秋香. 广东工业大学学报. 2016(05)
[2]钛酸锶钡陶瓷的制备及介电性能[J]. 庄后荣,杨继安,李艳红,甘雪萍,张斗,周科朝. 粉末冶金材料科学与工程. 2012(05)
[3]BaO-SiO2-B2O3玻璃添加剂对Ba0.4Sr0.6TiO3陶瓷致密度和介电性能的影响[J]. 张庆猛,董桂霞,崔建东,杜军. 材料导报. 2008(S2)
[4]BaTiO3基PTCR陶瓷的复阻抗谱研究[J]. 唐小锋,唐子龙,周志刚. 无机材料学报. 2000(06)
硕士论文
[1]热压烧结PLZT陶瓷的电卡特性及温区展宽效应研究[D]. 陈墨.华中科技大学 2017
本文编号：3119140
本文链接：https://www.wllwen.com/guanlilunwen/gongchengguanli/3119140.html
